Study of Non Binary LDPC codes
Etude des décodeurs LDPC non-binaires
Résumé
Binary Low-Density Parity-Check (LDPC) codes and turbo-codes are known to have near-capacity performance for long code lengths. However, these codes are less efficient for short and moderate code lengths. In addition, the combination of binary codes with high-order modulations requires a marginalization step to extract bits reliabilities from symbols reliablities. Thus, binary demodulation suffers from a loss of information that can be recovered using iterative demodulators at the expense of higher complexity. LDPC codes defined over finite fields of order q > 2 can be considered as a solution to these problems. Nevertheless, optimal decoding of non-binary LDPC codes suffers from extremely high
complexity which almost prevents practical implementation. In this thesis we aim at proving the feasibility of using non-binary LDPC codes in modern communication systems by proposing on the one hand a low-complexity decoder architecture based on a sub-optimal decoding algorithm, and showing on the other hand the advantages of combining such codes with high-order modulations. In the first part of our thesis, we propose to simplify the Extended Min-Sum (EMS) algorithm by considering a limited number n_α << n_m of intrinsic reliabilities when updating messages at the variable nodes. This approach reduces the memory size required to save intrinsic messages. Furthermore, to improve the efficiency of the parity-check nodes, we propose a simplified variant of the L-Bubble Check algorithm with its architecture. Finally, we show through an FPGA (Field Programmable Gate Array) prototype that our decoder has significantly lower complexity when compared with a former EMS decoder designed by our research center within the framework of the European DAVINCI project. In the second part, we focus on the combination of non-binary LDPC codes with Cyclic Code-Shift Keying (CCSK) modulation of the same order. We decided to study this modulation technique due to its properties that enable reducing the receiver complexity. Indeed, we show that it is possible, in the case of a single-carrier system with cyclic-prefix, to merge the demodulator and the equalizer in a single block comprising one Fast Fourier Transform (FFT) and one inverse FFT only. The simulations show that this single-carrier system has similar performance as the multi-carrier Orthogonal Frequency-Division Multiplexing (OFDM) system. They also show that CCSK modulation offers better performance than Hadamard modulation in a frequency-selective indoor channel. Finally, simulations demonstrate that non-binary LDPC codes are much more effcient when combined with CCSK signalling than binary LDPC codes even if we consider an iterative demodulation.
Les codes binaires à matrices creuses (Low-Density Parity-Check, LDPC) et les turbo-codes ont une capacité s’approchant de la limite de Shannon pour des trames de grande taille. Cependant, ces codes ont le désavantage d’être moins efficaces pour les faibles tailles. De plus, l’association de codes binaires avec des modulations d’ordre élevé oblige à une étape de marginalisation pour passer d’un symbole aux fiabilités des bits associés à ce symbole. Ce calcul s’accompagne d’une perte d’information qui peut être récupérée par démodulation itérative au prix d’une plus grande complexité. Les codes LDPC définis sur des corps de Galois d’ordre q > 2 permettent de résoudre ces problèmes. Toutefois, les
décodeurs optimaux associés ont une complexité très importante qui rend leur utilisation problématique.
L’objectif de cette thèse est de valoriser les codes LDPC non binaires en proposant d’une part une architecture d’un décodeur à complexité réduite et en montrant d’autre part l’intérêt de les associer à des modulations d’ordre élevé. Dans la première partie de notre thèse, nous proposons de simplifier l’algorithme de décodage Extended Min-Sum (EMS) en considérant un nombre limité n_α << n_m des fiabilités intrinsèques lors de la mise à jour des messages par les nœuds de variable. Cette approche permet de réduire la taille de la mémoire dédiée au stockage des messages intrinsèques. De plus, pour améliorer l’effcacité des nœuds de parité nous proposons une variante simplifiée de l’algorithme L-Bubble Check et l’architecture associée. Enfin, nous montrons par l’intermédiaire d’un prototype sur une carte FPGA (Field Programmable Gate Array) que notre décodeur possède une faible complexité en le comparant avec un ancien décodeur EMS conçu par notre laboratoire de recherche dans le cadre du projet européen DAVINCI. Dans la deuxième partie, nous étudions l’association des codes LDPC non binaires avec une modulation par décalage cyclique de code (Cyclic Code-shift Keying, CCSK) de même ordre. Nous avons choisi cette modulation pour ses propriétés qui permettent de réduire la complexité du démodulateur. En effet, nous montrons qu’il est possible dans le cas d’un système de transmission mono-porteuse avec préfixe cyclique de fusionner le démodulateur et l’égaliseur dans un même bloc comportant une seule transformée de Fourier rapide et une seule transformée de Fourier rapide inverse. Les simulations montrent que ce système possède des performances comparables à un système de transmission multiporteuses de type OFDM (Orthogonal Frequency-Division Multiplexing). Elles montrent aussi que la modulation CCSK donne des performances meilleures que la modulation de Hadamard dans un canal en environnement intérieur sélectif en fréquence. Enfin, les simulations montrent que les codes LDPC non binaires sont nettement plus effcaces avec la modulation CCSK que les codes LDPC binaires même en considérant une démodulation itérative.
Loading...