"Analogue Network of Converters": a DfT Technique to Test a Complete Set of ADCs and DACs Embedded in a Complex SiP or SoC
Résumé
A new method has been developed to test a pool of ADCs and DACs embedded in a complex SiP or SoC. This method has been developed concidering current test constraints. Indeed due to system design trends, theses constraints are: a few number of access points to the primary inputs of the converters and the increase of the nnumber and the performances of the converters under test. In order to test these converters, we propose to connect them in the analog domain. As a consequence we need only digital test instruments to generate the test stimuli and capture the test responses. A signal processing routine has been developed in order to discriminate the errors from DACs and ADCs. The approac has been validated through simulations and experimentations. Finally I have extend the application domain of the method to the test of stand-alone ADCs and DACs.
Une nouvelle méthode de test pour les convertisseurs ADC et DAC embarqués dans un système complexe a été développée en prenant en compte les nouvelles contraintes affectant le test. Ces contraintes, dues aux tendances de design de systèmes, sont un nombre réduit de point d'accès aux entrées/sorties des blocs analogiques du système et une augmentation galopante du nombre et des performances des convertisseurs intégrés. La méthode proposée consiste à connecter les convertisseurs DAC et ADC dans le domaine analogique pour n'avoir besoin que d'instruments de test numériques pour générer et capturer les signaux de test. Un algorithme de traitement du signal a été développé pour discriminer les erreurs des DACs et ADCs. Cet algorithme a été validé par simulation et par expérimentation sur des produits commercialisés par NXP. La dernière partie de la thèse a consisté à développer de nouvelles applications pour l'algorithme.