Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2011

Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling

Domaines

Micro et nanotechnologies/Microélectronique

Martine Peridier  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00679522

Soumis le : jeudi 15 mars 2012-17:37:42

Dernière modification le : vendredi 24 mars 2023-14:52:55

Fichier non déposé

Dates et versions

lirmm-00679522 , version 1 (15-03-2012)

Identifiants

  • HAL Id : lirmm-00679522 , version 1

Citer

Leonardo B. Zordan, Alberto Bosio, Luigi Dilillo, Patrick Girard, Serge Pravossoudovitch, et al.. Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling. GDR SOC-SIP'11 : Colloque GDR SoC-SiP, Lyon, France. ⟨lirmm-00679522⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER EC_LYON_STRICT
71 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More