Hybrid architectures for check node processing of extended min-sum (EMS) decoding of non-binary LDPC codes - Archive ouverte HAL Accéder directement au contenu
Brevet Année : 2017

Hybrid architectures for check node processing of extended min-sum (EMS) decoding of non-binary LDPC codes

Domaines

Traitement du signal et de l'image [eess.SP]

Cédric Marchand  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-02153226

Soumis le : mercredi 12 juin 2019-09:59:20

Dernière modification le : mercredi 7 février 2024-08:57:28

Fichier non déposé

Dates et versions

hal-02153226 , version 1 (12-06-2019)

Identifiants

  • HAL Id : hal-02153226 , version 1

Citer

Cédric Marchand, Emmanuel Boutillon. Hybrid architectures for check node processing of extended min-sum (EMS) decoding of non-binary LDPC codes. France, Patent n° : EP3419179A1. 2017. ⟨hal-02153226⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST INSTITUT-TELECOM CNRS LAB-STICC_UBO UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC LAB-STICC_UBS_2
29 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More