Parallel embedded processor architecture for FPGA-based image processing using parallel software skeletons - Archive ouverte HAL Accéder directement au contenu
Article Dans Une Revue EURASIP Journal on Advances in Signal Processing Année : 2013

Parallel embedded processor architecture for FPGA-based image processing using parallel software skeletons

Hanen Chenini
  • Fonction : Auteur
  • PersonId : 970443
Lab-STICC_UBO_CACS_MOCS
Institut Pascal
Jean Pierre Dérutin
  • Fonction : Auteur
Institut Pascal
Romuald Aufrère
Institut Pascal
Roland Chapuis
Institut Pascal

Domaines

Automatique / Robotique Traitement du signal et de l'image [eess.SP]
Fichier principal
Vignette du fichier
1687-6180-2013-153.pdf (4.32 Mo) Télécharger le fichier
Origine : Fichiers éditeurs autorisés sur une archive ouverte

Patricia Calloch  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-02115059

Soumis le : mardi 27 février 2024-18:20:05

Dernière modification le : jeudi 29 février 2024-03:15:51

Télécharger pour visualiser

Dates et versions

hal-02115059 , version 1 (27-02-2024)

Identifiants

Citer

Hanen Chenini, Jean Pierre Dérutin, Romuald Aufrère, Roland Chapuis. Parallel embedded processor architecture for FPGA-based image processing using parallel software skeletons. EURASIP Journal on Advances in Signal Processing, 2013, 2013 (1), ⟨10.1186/1687-6180-2013-153⟩. ⟨hal-02115059⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST INSTITUT-TELECOM PRES_CLERMONT CNRS LAB-STICC_UBO INSTITUT_PASCAL ENIB LAB-STICC_ENIB LAB-STICC TDS-MACS IBNM
66 Consultations
1 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More