Processeurs : exécution pipeline des instructions

Résumé : Cet article présente les caractéristiques essentielles de l'exécution pipeline des instructions dans les processeurs. Avec les exemples des pipelines du MIPS 2000 et de l'Intel i486, il montre la décomposition des instructions en étapes élémentaires et leur exécution par le matériel. Il présente le traitement des dépendances de données et de contrôle pour les instructions simples, mais aussi pour celles dont la partie calcul nécessite plusieurs cycles d'horloge. Les techniques matérielles de contrôle des dépendances, et les techniques logicielles pour supprimer ou réduire les suspensions, sont présentées, ainsi que les problèmes des interruptions et de terminaison non ordonnée des instructions.
Document type :
Other publications
Complete list of metadatas

https://hal.archives-ouvertes.fr/hal-01793994
Contributor : Daniel Etiemble <>
Submitted on : Thursday, May 17, 2018 - 10:47:23 AM
Last modification on : Tuesday, May 14, 2019 - 11:01:13 AM

Identifiers

  • HAL Id : hal-01793994, version 1

Citation

Daniel Etiemble, François Anceau. Processeurs : exécution pipeline des instructions. 2013. ⟨hal-01793994⟩

Share

Metrics

Record views

74