Efficient parallel architecture for a real-time UHD scalable HEVC encoder - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2017

Efficient parallel architecture for a real-time UHD scalable HEVC encoder

Ronan Parois
  • Fonction : Auteur
Wassim Hamidouche
Institut d'Électronique et des Technologies du numéRique
CV
Jérôme Viéron
  • Fonction : Auteur
Mickaël Raulet
Institut d'Électronique et des Technologies du numéRique
Olivier Deforges
Institut d'Électronique et des Technologies du numéRique

Domaines

Informatique [cs] Multimédia [cs.MM] Traitement du signal et de l'image [eess.SP] Traitement des images [eess.IV]

Wassim Hamidouche  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01716811

Soumis le : samedi 24 février 2018-14:50:49

Dernière modification le : jeudi 24 août 2023-11:59:47

Consulter le texte intégral

Dates et versions

hal-01716811 , version 1 (24-02-2018)

Identifiants

Citer

Ronan Parois, Wassim Hamidouche, Jérôme Viéron, Mickaël Raulet, Olivier Deforges. Efficient parallel architecture for a real-time UHD scalable HEVC encoder. 2017 25th European Signal Processing Conference (EUSIPCO), Aug 2017, Kos, Greece. ⟨10.23919/EUSIPCO.2017.8081452⟩. ⟨hal-01716811⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-NANTES UNIV-RENNES1 CNRS INSA-RENNES IETR CENTRALESUPELEC UR1-MATH-STIC UR1-UFR-ISTIC IETR-VAADER UNIV-RENNES INSA-GROUPE UR1-MATH-NUM NANTES-UNIVERSITE
87 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More