Hierarchical Static Timing Analysis for CMOS ULSI Circuits - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 1999

Hierarchical Static Timing Analysis for CMOS ULSI Circuits

Fichier non déposé

Dates et versions

hal-01574139 , version 1 (11-08-2017)

Identifiants

  • HAL Id : hal-01574139 , version 1

Citer

Karim Dioury, Alain Greiner, Marie-Minerve Rosset-Louërat. Hierarchical Static Timing Analysis for CMOS ULSI Circuits. International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU'99), Mar 1999, Monterey, CA, United States. pp.65-70. ⟨hal-01574139⟩
25 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More