Micro-réseau pour systèmes intégrés : Réalisation d'un réseau SPIN à 32 ports

Résumé : Dans un domaine où la capacité d’intégration double tous les deux ans, et permet aujourd’hui d’intégrer plusieurs dizaines de millions de transistors sur une seule puce, l’enjeu des prochaines années dans le secteur des semi-conducteurs est d’intégrer sur une même puce des systèmes contenant plusieurs dizaines de processeurs ou coprocesseurs hétérogènes. Le goulot d’étranglement au niveau architectural réside dans la gestion des communications entre les processeurs et la mémoire. Dans ce cadre, nous avons développé le réseau d’interconnexion SPIN (Scalable Programmable Integrated Network), qui est capable de fournir aux concepteurs systèmes une bande passante qui augmente linéairement avec le nombre de processeurs intégrés.
Document type :
Conference papers
Complete list of metadatas

https://hal.archives-ouvertes.fr/hal-01544265
Contributor : Lip6 Publications <>
Submitted on : Wednesday, June 21, 2017 - 3:15:29 PM
Last modification on : Thursday, March 21, 2019 - 1:06:38 PM

Identifiers

  • HAL Id : hal-01544265, version 1

Citation

Adrijean Andriahantenaina, Alain Greiner. Micro-réseau pour systèmes intégrés : Réalisation d'un réseau SPIN à 32 ports. Troisième Colloque du GDR CAO de circuits et systèmes intégrés, 2002, Paris, France. pp.71-74. ⟨hal-01544265⟩

Share

Metrics

Record views

75