Packaging 3D pour MOSFET en carbure de silicium

Guillaume Regnat (1) , Pierre-Olivier Jeannin (1) , Jeffrey Ewsanchuk (2) , David Frey (1) , Stefan Mollov (2) , Jean-Paul Ferrieux (1)

1 G2ELab - Laboratoire de Génie Electrique de Grenoble
2 MERCE - Mitsubishi Electric R&D Centre Europe

Le développement d'un packaging dédié aux transistors à grand gap (SiC et GaN) est un point clef pour tirer pleinement profit de leurs caractéristiques remarquables. Un packaging en trois dimensions, basé sur un procédé de fabrication des circuits imprimés, est présenté dans cet article. Une cellule de commutation à base de MOSFET SiC est développé avec une inductance parasite de seulement 0.25nH. De plus, les interconnexions électriques du module sont réalisées sans brasures ni fil de bonding. Un module 3D est fabriqué puis validé expérimentalement. Des caractérisations électriques statiques et dynamiques sont réalisées et valident électriquement le concept « Power Chip On Chip » avec un procédé de fabrication de circuit imprimé.

Domaines: Sciences de l'ingénieur [physics]

Guillaume Regnat, Pierre-Olivier Jeannin, Jeffrey Ewsanchuk, David Frey, Stefan Mollov, et al.. Packaging 3D pour MOSFET en carbure de silicium. Symposium de Genie Electrique, Jun 2016, Grenoble, France. ⟨hal-01361591⟩