HAL will be down for maintenance from Friday, June 10 at 4pm through Monday, June 13 at 9am. More information
Skip to Main content Skip to Navigation
Conference papers

Automatisation de la vérification du réseau ESD sur silicium : un enjeu majeur pour les circuits intégrés en technologies CMOS avancées

Résumé : La diminution des dimensions de gravure, la hausse de la fréquence de fonctionnement ainsi que la baisse des tensions d'alimentation des circuits intégrés en technologies CMOS avancées ont conduit les fabricants majeurs de semi-conducteurs à modifier leurs méthodes d'assemblage boîtier pour minimiser les éléments parasites RLC sur les chemins d'alimentation. Cette amélioration de performances fonctionnelles s'est cependant avérée être une nouvelle source de danger pour la robustesse des circuits intégrés, en créant des points d'injection possibles dans le coeur des circuits intégrés lors d'un événement ESD. La stratégie classique de protection ESD, embarquée directement sur le silicium, a également dû être modifiée en conséquence. Il n'existe toutefois pas d'outils commerciaux d'analyse rapide systématique de ce nouveau type de réseau ESD, disséminé dans le coeur et plus uniquement dans la couronne d'entrées/sorties. Ce document expose les difficultés auxquelles devra faire face l'outil que nous projetons de concevoir : ESD IP Explorer.
Document type :
Conference papers
Complete list of metadata

Cited literature [3 references]  Display  Hide  Download

https://hal.archives-ouvertes.fr/hal-01065226
Contributor : Ccsd Sciencesconf.Org Connect in order to contact the contributor
Submitted on : Thursday, September 18, 2014 - 9:53:48 AM
Last modification on : Monday, September 13, 2021 - 2:44:04 PM
Long-term archiving on: : Friday, December 19, 2014 - 11:30:30 AM

Files

Symposium_SGE2014_MFER_BVIALE_...
Files produced by the author(s)

Identifiers

  • HAL Id : hal-01065226, version 1

Citation

Benjamin Viale, Bruno Allard, Philippe Galy, Mathieu Fer. Automatisation de la vérification du réseau ESD sur silicium : un enjeu majeur pour les circuits intégrés en technologies CMOS avancées. Symposium de Génie Electrique (SGE'14), Jul 2014, Cachan, France. ⟨hal-01065226⟩

Share

Metrics

Record views

206

Files downloads

195