Générateur d'Architecture de FPGA

Résumé : Dans le cadre du projet Robust FPGA, qui traite de la tolérance aux défauts, nous sommes amenés à créer notre propre architecture FPGA. Il existe plusieurs types d'architecture (mesh, Tree et mesh of tree FPGA) qui présentent chacune leurs avantages. Nous allons donc étudier l'impact de l'architecture sur la robustesse selon divers paramètres (nb I/O, nb CLB etc...), il faut donc pouvoir facilement jouer sur les paramètres de l'architecture d'où la nécessité du générateur.
Document type :
Conference papers
Liste complète des métadonnées

https://hal.archives-ouvertes.fr/hal-00987369
Contributor : Adrien Blanchardon <>
Submitted on : Tuesday, May 6, 2014 - 8:44:42 AM
Last modification on : Thursday, March 21, 2019 - 2:17:13 PM
Document(s) archivé(s) le : Wednesday, August 6, 2014 - 11:45:57 AM

File

147_GDR_SOC_SIP_Generateur_d_a...
Files produced by the author(s)

Identifiers

  • HAL Id : hal-00987369, version 1

Citation

Adrien Blanchardon, Roselyne Chotin-Avot, Habib Mehrez. Générateur d'Architecture de FPGA. Colloque GDR SOC-SIP, Jun 2012, Paris, France. pp.1-3. ⟨hal-00987369⟩

Share

Metrics

Record views

289

Files downloads

233