Single-Event Upset and Soft Error Rate in Power ArchitectureTM microprocessors

D. Bellin (1) , Raoul Velazco (2) , P. Peronnard (2) , M. Pignol (3) , R. Ecoffet (3) , D. Alexandrescu (2) , D. Gauthier (2)

1 E2V - E2V Semiconductors SAS [Saint-Egrève]
2 TIMA - Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés
3 CNES - Centre National d'Études Spatiales [Toulouse]

Mots clés: soft-error-rates

Domaines: Micro et nanotechnologies/Microélectronique

D. Bellin, Raoul Velazco, P. Peronnard, M. Pignol, R. Ecoffet, et al.. Single-Event Upset and Soft Error Rate in Power ArchitectureTM microprocessors. Components for Military and Space Electronics Conference (CMSE'08), Feb 2008, Sans Diego, CA, United States. pp.383-394. ⟨hal-00416554⟩