Cycle Accurate Simulation Model Generation for SoC Prototyping

Abstract : We present new results concerning the integration of high level designed ips into a complete System on Chip. We first introduce a new compu- tation model that can be used for cycle accurate simulation of register transfer level synthesized hardware. Then we provide simulation of a SoC integrating a data-flow ip synthesized with MMAlpha and the So- cLib cycle accurate simulation environment. This integration also vali- dates an efficient generic interface mechanism for data-flow ips.
Type de document :
Autre publication
RR 2004-18, ENS-Lyon, 24 pages. 2004
Liste complète des métadonnées

Littérature citée [13 références]  Voir  Masquer  Télécharger

https://hal.archives-ouvertes.fr/hal-00399647
Contributeur : Antoine Fraboulet <>
Soumis le : samedi 27 juin 2009 - 12:30:53
Dernière modification le : samedi 27 octobre 2018 - 01:20:19
Document(s) archivé(s) le : mardi 15 juin 2010 - 18:59:38

Fichier

RR2004-18.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : hal-00399647, version 1

Citation

Antoine Fraboulet, Tanguy Risset, Antoine Scherrer. Cycle Accurate Simulation Model Generation for SoC Prototyping. RR 2004-18, ENS-Lyon, 24 pages. 2004. 〈hal-00399647〉

Partager

Métriques

Consultations de la notice

310

Téléchargements de fichiers

115