Exploitation optimale des circuits reconfigurables FPGA pour la mise en oeuvre d'un moteur de recherche de motifs - Archive ouverte HAL Access content directly
Preprints, Working Papers, ... Year : 2008

Exploitation optimale des circuits reconfigurables FPGA pour la mise en oeuvre d'un moteur de recherche de motifs

Abstract

Nous proposons une implémentation matérielle d'un moteur de recherche de motifs inspirée de l'algorithme de Aho-Corasick, conçue pour exploiter de manière optimale les circuits reprogrammables de type FPGA et adaptée aux grandes bases de motifs (plusieurs dizaines de milliers de motifs) comme celles d'un système de détection d'intrusion tel que Snort. Nous présentons les idées qui ont guidé nos travaux et décrivons la méthodologie de mise en oeuvre. Nous montrons comment, en utilisant la parallélisation de trafic et le retiming de circuits, des débits de près de 40 Gbits/s peuvent être atteints.
Fichier principal
Vignette du fichier
SympA2008_final.pdf (195.73 Ko) Télécharger le fichier
Origin : Files produced by the author(s)

Dates and versions

hal-00202772 , version 1 (08-01-2008)
hal-00202772 , version 2 (08-01-2008)

Identifiers

  • HAL Id : hal-00202772 , version 1

Cite

Yapi Georges Adouko, François Charot, Christophe Wolinski. Exploitation optimale des circuits reconfigurables FPGA pour la mise en oeuvre d'un moteur de recherche de motifs. 2008. ⟨hal-00202772v1⟩

Collections

SYMPA
241 View
283 Download

Share

Gmail Facebook X LinkedIn More