Secure Hardware Accelerators for Post Quantum Cryptography - Archive ouverte HAL Accéder directement au contenu
Thèse Année : 2020

Secure Hardware Accelerators for Post Quantum Cryptography

Accélérateurs matériels sécurisés pour la cryptographie post-quantique

Résumé

Shor’s quantum algorithm can be used to efficiently solve the integer factorisation problem and the discrete logarithm in certain groups. The security of the most commonly used public key cryptographic protocols relies on the conjectured hardness of exactly these mathematical problems. Post quantum cryptography relies on mathematical problems that are computationally hard for quantum computers, such as Learning with Errors (LWE) and its variants RLWE and MLWE. In this thesis, we present and compare FPGA implementations using HLS of LWE, RLWE and MLWE based public-key encryption algorithms. We discuss various trade-offs between security, computation time and hardware cost. The implementations are parallelized in order to obtain maximal speed-up. We also discuss hardware security and propose countermeasures against side channel attacks. We consider countermeasures from the state of the art, such as masking, and propose improvements to these algorithms. Moreover, we propose new countermeasures based on redundant number representation and random shuffling of operations. All our countermeasures are implemented and evaluated on FPGA to compare their cost and performance.
L’algorithme quantique de Shor peut être utilisé pour résoudre le problème de factorisation de grands entiers et le logarithme discret dans certains groupes. La sécurité des protocoles cryptographiques à clé publique les plus répandus dépend de l’hypothèse que ces problèmes sont difficiles à résoudre. La cryptographie post-quantique est basée sur des problèmes mathématiques difficiles à résoudre même pour des ordinateurs quantiques, tels que Learning with Errors (LWE) et ses variantes RLWE et MLWE. Dans cette thèse, nous présentons et comparons des implantations en HLS sur FPGA d’algorithmes de chiffrement à clé publique basés sur LWE, RLWE et RLWE. Nous discutons des compromis entre sécurité, temps de calcul et coût en surface. Les implantations sont parallélisées afin d’obtenir une accélération importante. Nous analysons la sécurité matérielle de nos implantations, et proposons des protections contre des attaques par canaux auxiliares. Nous améliorons des contre-mesures de l’état de l’art, telles que le masquage, et nous proposons également de nouvelles protections basées sur la représentation redondante des nombres et sur des permutations aléatoires des opérations de calcul. Toutes ces protections sont implantées et évaluées sur FPGA dans le but de comparer leurs coûts et performances.
Fichier principal
Vignette du fichier
phd_thesis_timo_zijlstra.pdf (4.16 Mo) Télécharger le fichier
slides_phd_defense.pdf (3.44 Mo) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

tel-02953277 , version 1 (30-09-2020)
tel-02953277 , version 2 (26-02-2021)

Identifiants

  • HAL Id : tel-02953277 , version 1

Citer

Timo Zijlstra. Secure Hardware Accelerators for Post Quantum Cryptography. Cryptography and Security [cs.CR]. Université Bretagne Sud, 2020. English. ⟨NNT : ⟩. ⟨tel-02953277v1⟩

Collections

LAB-STICC_UBS
596 Consultations
461 Téléchargements

Partager

Gmail Facebook X LinkedIn More