, BIMOS « classique », où la grille est une ligne et le film de silicium est coupé de sorte à séparer les contacts de canal de la source ; et (ii) le BIMOS T-gate qui a une grille en forme de T. Le BIMOS classique a une longueur de grille importante (108 nm) et sa version en matrice n'est pas optimisée. Le BIMOS T-gate a une longueur de grille faible (48 nm), ce qui est un atout, mais il est difficilement portable en matrice. C'est ce qui a motivé la création d'une nouvelle topologie de BIMOS, le BIMOS dot, qui a une longueur de grille faible (48 nm) et qui peut être efficacement porté en matrice, Différentes topologies de BIMOS sont disponibles dans le film mince en technologie 28 nm FD-SOI (Figure 110 et Figure 111) : (i) le

, La topologie BIMOS dot est appelée ainsi car son contact de canal est placé au milieu de la grille (Figure 112) et ressemble à un gros point (point = « dot » en anglais)

, Figure 114) : le BIMOS classique, et deux BIMOS dot (avec grille épaisse) avec un ou deux contacts de canal de 500 nm de large (chacun)

, 7 V pour le BIMOS classique, ~ 3,5 V pour le BIMOS avec un « dot », et ~ 3,4 V pour le BIMOS avec deux « dots ») (Figure 115). Cela suggère que la topologie BIMOS, Dans les mesures TLP, la tension de déclenchement VT1 des trois dispositifs est similaire, vol.4

, Pour une impulsion de tension donnée, un temps de montée plus court va emmener le noeud de la grille à une tension plus haute grâce aux capacités parasites entre le drain et la grille (CDG) et à la résistance externe de polarisation (qui forment un circuit RC de déclenchement qui est un filtre passe-haut : avec un signal d'entrée rapide, la capacité permet d'augmenter très vite la tension sur la grille, tandis que les porteurs n'ont pas le temps d'être évacués par la résistance). En conséquence, la tension de déclenchement (liée à la tension de seuil du MOS), Le fait que la tension de déclenchement des dispositifs soit plus faible en VF-TLP qu'en TLP est dû au temps de montée plus court du VF-TLP

, La différence de tension de déclenchent entre les topologies peut être due à différents phénomènes : (i) les courants de conduction, (ii) les résistances et capacités parasites, (iii) la diode parasite

, Cette hypothèse doit être vérifiée dans une prochaine étude. La tension de déclenchement du BIMOS avec résistance distribuée est plus faible que celle du BIMOS classique en ACS négatif (Figure 163), grâce à la diode parasite entre le contact de canal relié à la masse et le drain, et donc il lui faut un nombre plus élevé de porteurs pour monter son potentiel

, Des mesures doivent être faites afin de trouver la vraie tension de déclenchement des BIMOS avec résistance distribuée, et pour s'assurer que ces dispositifs peuvent être utilisés en tant que protection CDM. Le BIMOS de 2 µm de largeur semble être un bon candidat pour de futures investigations

, D'autres composants avec résistance distribuée (grâce à l'ouverture du BOX) peuvent être imaginés. Par exemple, une résistance distribuée peut être ajoutée au BIMOS fusionné avec SCR de la section précédente

, Leur avantage repose sur l'idée de conduction 3D et de fusion de composants avec continuité de silicium (entre la couche supérieure et inférieure autours du BOX). Il a été montré qu'il était possible de créer une protection ESD en 3D même avec une technologie 2D. Les simulations ont apporté une preuve de concept, et des mesures doivent être effectuées afin de prouver la faisabilité et d', de nouvelles variantes de protections ESD ont été découvertes

D. Kahng, A historical perspective on the development of MOS transistors and related devices, IEEE Transactions on Electron Devices, vol.23, issue.7, pp.655-657, 1976.

S. Cristoloveanu and S. S. Li, Electrical characterization of Silicon-On-Insulator materials and devices, 1995.
URL : https://hal.archives-ouvertes.fr/hal-02010268

Z. H. Liu, Threshold voltage model for deep-submicrometer MOSFETs, IEEE Transactions on Electron Devices, vol.40, issue.1, pp.86-95, 1993.

M. Lundstrom, Elementary Scattering Theory of the Si MOSFET, IEEE Electron Device Letters (EDL), vol.18, issue.7, pp.361-363, 1997.

K. Y. Toh, P. K. Ko, and R. G. Meyer, An Engineering Model for Short-Channel MOS Devices, IEEE Journal of Solid-State Circuits, vol.23, issue.4, pp.950-958, 1988.

D. J. Dimaria, E. Cartier, and D. Arnold, Impact ionization, trap creation, degradation, and breakdown in silicon dioxide films on silicon, Journal of Applied Physics (JAP), vol.73, issue.7, pp.3367-3384, 1993.

C. Hu, Hot-electron-induced MOSFET degradation -Model, monitor, and improvement, IEEE Transactions on Electron Devices (TED), vol.32, issue.2, pp.375-385, 1985.

J. Chen, T. Y. Chan, I. C. Chen, P. K. Ko, and C. Hu, Subbreakdown drain leakage current in MOSFET, IEEE Electron Device Letters (EDL), vol.8, issue.11, pp.515-517, 1987.

S. Tam, P. K. Ko, and C. Hu, Lucky-electron model of channel hot-electron injection in MOSFET's, IEEE Transactions on Electron Devices (TED), vol.31, issue.9, pp.1116-1125, 1984.

M. Vinet, Opportunities brought by sequential 3D CoolCubeTM integration, 46th European Solid-State Device Research Conference (ESSDERC), 2016.

S. Datta, The Era of Hyperscaling in Electronics, IRPS 2019: IEEE International Reliability Physics Symposium, 2019.

C. Maleville and C. Mazure, Smart-Cut technology: from 300 mm ultrathin SOI production to advanced engineered substrates, Solid-State Electronics, vol.48, issue.6, pp.1055-1063, 2004.

W. Schwarzenbach, Excellent silicon thickness uniformity on Ultra-Thin SOI for controlling Vt variation of FDSOI, IEEE International Conference on IC Design & Technology (ICICDT), 2011.

C. Gallon, Architectures avancées de transistors CMOS SOI pour le noeud 32 nm et en deçà : films ultra-fins, contraintes mécaniques, BOX mince et plan de masse, 2007.

F. Arnaud, Competitive and Cost Effective high-k based 28nm CMOS Technology for Low Power Applications, IEEE International Electron Devices Meeting (IEDM), 2009.

N. Planes, 28nm FD-SOI technology platform for high-speed low-voltage digital applications, Symposium on VLSI Technology (VLSIT), 2012.

C. Fenouillet-beranger, Low power UTBOX and back plane (BP) FDSOI technology for 32nm node and below, IEEE International Conference on IC Design & Technology (ICICDT), 2011.

S. A. Stmicroelectronics, CMOSM28 Design Rules Manual, 2018.

J. Mazurier, Etude de la variabilité en technologie FDSOI : du transistor aux cellules mémoires SRAM, 2012.

, ESD ADV1.0-2012 ESDA Advisory for Electrostatic Discharge Terminology -Glossary, 2012.

B. Viale, Development of predictive analysis solutions for the ESD robustness of integrated circuits in advanced CMOS technologies, 2017.

A. Amerasekera and C. Duvvury, ESD in silicon integrated circuits, 2002.

K. T. Kaschani, What is Electrical Overstress? Analysis and Conclusions, Microelectronics Reliability, vol.55, issue.6, pp.853-862, 2015.

M. K. Radhakrishnan, K. L. Pey, C. H. Tung, and W. H. Lin, Physical analysis of hard and soft breakdown failures in ultrathin gate oxides, Microelectronics Reliability, vol.42, issue.4-5, pp.565-571, 2002.

S. Voldman, R. Gauthier, D. Reinhart, and K. Morrisseau, High-current transmission line pulse characterization of aluminum and copper interconnects for advanced CMOS semiconductor technologies, IEEE International Reliability Physics Symposium Proceedings (IRPS), 1998.

P. Olivo, T. N. Nguyen, and B. Ricco, High-Field-Induced Degradation in Ultra-Thin SiO2 Films, IEEE Transactions on Electron Devices (TED), vol.35, issue.12, 1988.

B. Schlund, C. Messick, J. Suehle, and P. Chaparala, A new physics-based model for time-dependent-dielectric-breakdown, IEEE International Integrated Reliability Workshop, 1995.

J. S. Smith, General EOS/ESD equation, EOS/ESD Symposium Proceedings, 1997.

A. Griffoni, Electrical-Based ESD Characterization of Ultrathin-Body SOI MOSFETs, IEEE Transactions on Device and Materials Reliability, vol.10, issue.1, pp.130-141, 2010.

D. J. Dumin, J. R. Maddux, R. S. Scott, and R. Subramoniam, A model relating wearout to breakdown in thin oxides, IEEE Transactions on Electron Devices, vol.41, issue.9, pp.1570-1580, 1994.

R. Degraeve, New insights in the relation between electron trap generation and the statistical properties of oxide breakdown, IEEE Transactions on Electron Devices (TED), vol.45, issue.4, pp.904-911, 1998.

C. Duvvury and A. Amerasekera, ESD: a pervasive reliability concern for IC technologies, Proceedings of the IEEE, vol.81, issue.5, pp.690-702, 1993.

J. E. Vinson and J. J. Liou, Electrostatic discharge in semiconductor devices: an overview, Proceedings of the IEEE, vol.86, issue.2, pp.399-420, 1998.

. Ph and . Galy, Inventory of silicon signatures induced by CDM event on deep submicronic CMOS-BICMOS technologies, 21st European Symposium on the Reliability of Electron Devices, Failure Physics and Analysis (ESREF), 2010.

M. Scholz, Miscorrelation between IEC61000-4-2 type of HMM tester and 50 ? HMM tester, EOS/ESD Symposium Proceedings, 2012.

K. Muhonen, HMM round robin study: What to expect when testing components to the IEC 61000-4-2 waveform, EOS/ESD Symposium Proceedings, 2012.

M. Hopkins, Cable Discharge Events, Part I & II, ESD Open Forum, 2009.

, AN-1511 Cable Discharge Event

W. Huang, An Ethernet Cable Discharge Event (CDE) test and measurement system, IEEE International Symposium on Electromagnetic Compatibility (EMC), 2014.

, JS-001-2017 Joint Standard for Electrostatic Discharge Sensitivity Testing -Human Body Model (HBM) -component Level, 2017.

, Electrostatic Discharge (ESD) Technology Roadmap -Revised, 2016.

, JESD22-A115C Electrostatic Discharge (ESD) Sensitivity Testing, Machine Model (MM), 2010.

, JEP172A Discontinuing Use of the Machine Model for Device ESD Qualification, 2015.

, JS-002-2018 Joint Standard for Electrostatic Discharge Sensitivity Testing -Charged Device Model (CDM) -Device Level, 2018.

C. Goeau, C. Richier, P. Salome, J. Chante, and H. Jaouen, Impact of the CDM tester ground plane capacitance on the DUT stress level, EOS/ESD Symposium Proceedings, 2005.

J. D. Sarro, B. Reynold, and R. Gauthier, Influence of package parasitic elements on CDM stress, EOS/ESD Symposium Proceedings, 2013.

T. Lim, Dispositifs de protection contre les décharges électrostatiques pour les applications radio fréquences et milimétriques, 2013.

T. Benoist, Experimental investigation of ESD design window for fully depleted SOI N-MOSFETs, Microelectronic Engineering, Proceedings of the 17th Biennial International Insulating Films on Semiconductor Conference, 2011.

C. Duvvury, ESD qualification changes for 45nm and beyond, IEEE International Electron Devices Meeting (IEDM), 2008.

S. Cao, T. W. Chen, S. G. Beebe, and R. W. Dutton, ESD design challenges and strategies in deeply-scaled integrated circuits,» chez IEEE Custom Integrated Circuits Conference, 2009.

C. Lin, M. Ker, P. Chang, and W. Wang, Study on the ESD-induced gate-oxide breakdown and the protection solution in 28nm high-k metal-gate CMOS technology, IEEE Nanotechnology Materials and Devices Conference (NMDC), 2015.

T. J. Maloney, Designing power supply clamps for electrostatic discharge protection of integrated circuits, Microelectronics Reliability, vol.38, pp.1691-1703, 1998.

M. Stockinger, Boosted and distributed rail clamp networks for ESD protection in advanced CMOS technologies, EOS/ESD Symposium Proceedings, 2003.

T. J. Maloney and N. Khurana, Transmission Line Pulsing techniques for circuit modeling of ESD phenomena, EOS/ESD Symposium, 1985.

J. Manouvrier, P. Fonteneau, C. A. Legrand, P. Nouet, and F. Azais, Characterization of the transient behavior of gated/STI diodes and their associated BJT in the CDM time domain, EOS/ESD Symposium Proceedings, 2007.
URL : https://hal.archives-ouvertes.fr/lirmm-00199232

H. Wolf, «Transient analysis of ESD protection elements by time domain transmission using repetitive pulses, » chez EOS/ESD Symposium Proceedings, 2006.

J. C. Lee, A method for determining a transmission line pulse shape that produces equivalent results to human body model testing methods, EOS/ESD Symposium Proceedings, 2000.

H. Hyatt, J. Harris, A. Alonzo, and P. Bellew, TLP measurements for verification of ESD protection device response, IEEE Transactions on Electronics Packaging Manufacturing, 2001.

H. Gieser and M. Haunschild, Very-fast transmission line pulsing of integrated structures and the charged device model, EOS/ESD Symposium Proceedings, 1996.

, Synopsis Sentaurus TCAD

. Ph, V. Galy, B. Berland, A. Foucher, and . Guillaume, Numerical evaluation between Transmission Line Pulse (TLP) and Average Current Slope (ACS) of a submicron gg-nMOS transistor under Electrostatic Discharge (ESD), EOS/ESD/EMI Workshop, 2002.

T. Benoist, Conception de protections contre les décharges électrostatiques sur technologies avancées silicium sur isolant, 2012.

C. Fenouillet-beranger, Hybrid FDSOI/bulk High-k/metal gate platform for low power (LP) multimedia technology, IEEE International Electron Devices Meeting (IEDM), 2009.

D. Golanski, First demonstration of a full 28nm high-k/metal gate circuit transfer from Bulk to UTBB FDSOI technology through hybrid integration, Symposium on VLSI Circuits, 2013.

T. Benoist, Improved ESD protection in advanced FDSOI by using hybrid SOI/bulk Co-integration, EOS/ESD Symposium Proceedings, 2010.

A. Dray, ESD design challenges in 28nm hybrid FDSOI/Bulk advanced CMOS process, EOS/ESD Symposium Proceedings, 2012.

S. Voldman, S. Geissler, J. Nakos, J. Pekarik, and R. Gauthier, Semiconductor process and structural optimization of shallow trench isolation-defined and polysilicon-bound source/drain diodes for ESD networks, EOS/ESD Symposium Proceedings, 1998.

S. Voldman, CMOS-on-SOI ESD protection networks, EOS/ESD Symposium Proceedings, 1996.

S. Ramaswamy, A. Amerasekera, and M. Chang, A unified substrate current model for weak and strong impact ionization in sub-0.25 /spl mu/m NMOS devices, International Electron Devices Meeting (IEDM), 1997.

M. P. Mergens, Multi-finger turn-on circuits and design techniques for enhanced ESD performance and width-scaling, EOS/ESD Symposium Proceedings, 2001.

S. Verdonckt-vandebroek, S. S. Wong, J. C. Woo, and P. K. Ko, High-gain lateral bipolar action in a MOSFET structure, IEEE Transactions on Electron Devices, vol.38, issue.11, pp.2487-2496, 1991.

J. Olsson, B. Edholm, A. Soderbarg, and K. Bohlin, High current gain hybrid lateral bipolar operation of DMOS transistors, IEEE Transactions on Electron Devices (TED), vol.42, issue.9, pp.1628-1635, 1995.

. Ph, V. Galy, and . Berland, The ideal NPN vertical BIMOS transistor analytical model simulation and experimental results of the collector current, International Journal of Electronics, vol.81, issue.5, pp.501-516, 1996.

. Ph and . Galy, BIMOS transistor and its applications in ESD protection in advanced CMOS technology, IEEE International Conference on IC Design and Technology (ICICDT), 2012.

. Ph and . Galy, Ultracompact ESD Protection With BIMOS-Merged Dual Back-to-Back SCR in Hybrid Bulk 28-nm FD-SOI Advanced CMOS Technology, IEEE Transactions on Electron Devices (TED), vol.64, issue.10, pp.3991-3997, 2017.

J. P. Colinge, An SOI Voltage-Controlled Bipolar-MOS Device, IEEE Transactions on Electron Devices (TED), vol.34, issue.4, pp.845-849, 1987.

S. Athanasiou, S. Cristoloveanu, and P. Galy, Key parameters of BiMOS ESD protection device for UTBB FD-SOI advanced technology, IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2015.

S. Athanasiou, C. A. Legrand, S. Cristoloveanu, and P. Galy, Novel Ultrathin FD-SOI BiMOS device with reconfigurable operation, IEEE Transactions on Electron Devices (TED), vol.64, issue.3, pp.916-922, 2017.
URL : https://hal.archives-ouvertes.fr/hal-02006376

J. Bourgeat, Etude du thyristor en technologie CMOS avancée pour implémentation dans des stratégies locale et globale de protection contre les décharges électrostatiques, 2011.

B. Caillard, F. Azais, S. Dournelle, P. Salome, and P. Nouet, STMSCR: A new multi-finger SCR-based protection structure against ESD, EOS/ESD Symposium Proceedings, 2003.
URL : https://hal.archives-ouvertes.fr/lirmm-00269603

J. D. Sarro, V. Vashchenko, E. Rosenbaum, and P. Hopper, A dual-base triggered SCR with very low leakage current and adjustable trigger voltage, EOS/ESD Symposium Proceedings, 2008.

J. Bourgeat, C. Entringer, P. Galy, F. Jezequel, and M. Bafleur, TCAD study of the impact of trigger element and topology on silicon controlled rectifier turn-on behavior, EOS/ESD Symposium Proceedings, 2010.

A. Chatterjee and T. Polgreen, A low-voltage triggering SCR for on-chip ESD protection at output and input pads, Symposium on VLSI Technology, 1990.

M. P. Mergens, O. Marichal, S. Thijs, B. Van-camp, and C. C. Russ, Advanced SCR ESD protection circuits for CMOS/SOI nanotechnologies, Proceedings of the IEEE Custom Integrated Circuits Conference, 2005.

J. Li, J. D. Sarro, and R. Gauthier, Design and optimization of SCR devices for on-chip ESD protection in advanced SOI CMOS technologies, EOS/ESD Symposium Proceedings, 2012.

J. Wan, S. Cristoloveanu, and C. L. Royer, Cellule mémoire dynamique munie d'un transistor à effet de champ à pente sous le seuil vertical / Z2FET Field-effect transistor with a vertical subthreshold slope and with no impact ionization

J. Wan, C. L. Royer, A. Zaslavsky, and S. Cristoloveanu, A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration, IEEE Electron Device Letters (EDL), vol.33, issue.2, pp.179-181, 2012.

J. Wan, Dispositifs innovants à pente sous le seuil abrupte: du TFET au Z2-FET / Innovative sharp switching devices: from TFET to Z2-FET, PhD manuscript, 2012.
URL : https://hal.archives-ouvertes.fr/tel-00845632

H. E. Dirani, A sharp-switching gateless device (Z3-FET) in advanced FDSOI technology, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2016.
URL : https://hal.archives-ouvertes.fr/hal-02006226

Y. Solaro, Conception, fabrication et caractérisation de dispositifs innovants de protection contre les décharges électrostatiques en technologie FDSOI, 2014.

H. E. Dirani, Y. Solaro, P. Fonteneau, P. Ferrari, and S. Cristoloveanu, Sharp-switching Z2-FET device in 14 nm FDSOI technology, European Solid State Device Research Conference (ESSDERC), 2015.
URL : https://hal.archives-ouvertes.fr/hal-02004208

S. Cristoloveanu, A review of the Z2-FET 1T-DRAM memory. Operation mechanisms and key parameters, Solid State Electronics (SSE), vol.143, pp.10-19, 2018.
URL : https://hal.archives-ouvertes.fr/hal-02003277

S. Cristoloveanu, S. Athanasiou, M. Bawedin, . Ph, and . Galy, Evidence of supercoupling effect in ultrathin silicon layers using a four-gate MOSFET, IEEE Electron Device Letters (EDL), vol.38, issue.2, pp.157-159, 2017.
URL : https://hal.archives-ouvertes.fr/hal-02006384

S. Athanasiou, Conception, fabrication et caractérisation de nouveaux dispositifs FD-SOI avancés pour protection contre les décharges électrostatiques, 2017.

. Ph, C. Galy, J. Entringer, and . Bourgeat, Structure for protecting an integrated circuit against electrostatic discharges, 2009.

J. Bourgeat, . Ph, B. Galy, and . Jacquier, Beta-Matrix ESD network: Throughout end of placement rules?, IEEE International Conference on IC Design & Technology (ICICDT), 2011.

. Ph and . Galy, Beta-matrix concept for ESD power devices, demonstrators in C45nm & C32nm CMOS technology, EOS/ESD Symposium Proceedings, 2011.

P. Batude, 3DVLSI with CoolCube process: An alternative path to scaling, Symposium on VLSI Technology (VLSI Technology), 2015.
URL : https://hal.archives-ouvertes.fr/hal-02049760

L. Brunet, First demonstration of a CMOS over CMOS 3D VLSI CoolCube? integration on 300mm wafers, IEEE Symposium on VLSI Technology, 2016.

B. Sklenard, Low temperature junction formation by solid phase epitaxy on thin film devices: Atomistic modeling and experimental achievements, International Workshop on Junction Technology (IWJT), 2014.
URL : https://hal.archives-ouvertes.fr/hal-02003838

C. Fenouillet-beranger, Recent advances in low temperature process in view of 3D VLSI integration, IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2016.

L. Pasini, High performance low temperature activated devices and optimization guidelines for 3D VLSI integration of FD, TriGate, FinFET on insulator, Symposium on VLSI Technology, 2015.
URL : https://hal.archives-ouvertes.fr/hal-02049770

T. Bedecarrats, Etude et intégration d'un circuit analogique basse consommation et à faible surface d'empreinte de neurone impulsionnel basé sur l'utilisation du BIMOS en technologie 28 nm FD-SOI, 2019.

T. Benoist, . Ph, J. Galy, F. Bourgeat, N. Jezequel et al., Triggerable bidirectional semiconductor device / Dispositif semiconducteur bidirectionnel déclenchable utilisable sur silicium sur isolant

S. Athanasiou, C. A. Legrand, S. Cristoloveanu, and P. Galy, GDNMOS: A new high voltage device for ESD protection in 28nm UTBB FD-SOI technology, EUROSOI-ULIS: Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon, 2016.
URL : https://hal.archives-ouvertes.fr/hal-02006258

S. Athanasiou, C. A. Legrand, S. Cristoloveanu, and P. Galy, Reconfigurable ultra-thin film GDNMOS device for ESD protection in 28 nm FD-SOI technology, Solid State Electronics, vol.128, pp.172-179, 2017.
URL : https://hal.archives-ouvertes.fr/hal-02003235

J. Coignus, Etude de la conduction électrique dans les diélectriques à forte permittivité utilisés en microélectronique, 2010.

H. S. Wong, Metal-Oxide RRAM, Proceedings of the IEEE, 2012.

J. B. Baliga, Fundamentals of power semiconductor devices, 2008.

J. P. Colinge and F. Van-de-wiele, Physique des dispositifs semi-conducteurs, 1996.

S. Athanasiou, . Ph, and . Galy, French patent application no. FR1657587 filed in 2016-08-05, US publication number

G. E. Smith, T-Gate transistor with improved SOI body contact structure, patent US6316808B1, 1998.

. Ph, S. Galy, and . Athanasiou, Prise de contact substrat pour un transistor MOS dans un substrat SOI, en particulier FDSOI / Substrate contact land for a MOS transistor in a SOI substrate, in particular an FDSOI substrate, pp.2017-2028

T. Bedecarrats, . Ph, C. Galy, S. Fenouillet-béranger, and . Cristoloveanu, Investigation on built-in BJT in FD-SOI BIMOS, Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2018.
URL : https://hal.archives-ouvertes.fr/hal-02007258

. Ph, J. Galy, and . Jimenez, Method for producing an electronic device by assembling semi-conducting blocks and corresponding device, 2013.

J. Bourgeat, C. Entringer, . Ph, J. Galy, and . Jimenez, Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges, pp.9019666-9019668, 2010.

G. Troussier, N. Guitard, A. Dray, and P. Galy, Circuit électronique incluant un transistor MOS et des agencements pour resister aux décharges électrostatiques, 2012.

P. Fonteneau, Y. Solaro, D. Marin-cudraz, C. Legrand, and C. Fenouillet-beranger, Innovative high-density ESD protection device in state of the art UTBB FDSOI technologies, EOS/ESD Symposium Proceedings, 2015.

O. Weber, E. Richard, and P. Boivin, A method of making MOS and bipolar transistors, 2016.

R. Berthelon, A novel dual isolation scheme for stress and back-bias maximum efficiency in FDSOI Technology, IEEE International Electron Devices Meeting (IEDM), 2016.

K. Chatty, Study of factors limiting ESD diode performance in 90nm CMOS technologies and beyond, IEEE International Reliability Physics Symposium (IRPS), 2005.

H. Mathieu and H. Fanet, Physique des semiconducteurs et des composants électroniques, 2009.

S. M. Sze and K. K. Ng, Physics of semiconductor devices, 2007.