Classification
Physics Abstracts
72.80E — 51.10C

Etude théorique des performances de l'inverseur ECL à base de transistors bipolaires à hétérojonction GaAlAs/GaAs

J. Tasselli, A. Cazarre, J. P. Bailbe, A. Marty et G. Rey

Laboratoire d'Automatique et d'Analyse des Systèmes, 7 Avenue du Colonel Roche, 31077 Toulouse Cedex, France

(Reçu le 20 octobre 1987, révisé le 11 janvier 1988, accepté le 22 février 1988)

Résumé. — Dans cet article, nous rappelons les propriétés essentielles de la logique à émetteur couplé (E.C.L.) à base de transistors bipolaires à hétérojonction GaAlAs/GaAs. Nous présentons tout d'abord le modèle choisi pour simuler l'évolution du temps de propagation par porte en fonction de la puissance consommée. Une étude d'optimisation sur l'évolution du temps de propagation en fonction des valeurs typiques des principaux paramètres technologiques des transistors est ensuite effectuée. La simulation électrique d'un oscillateur en anneau a permis de calculer des temps de propagation par porte de 20 ps pour une puissance consommée de 4 mW. Une comparaison avec l'état de l'art est enfin illustrée ; la comparaison avec les performances des circuits silicium montre l'intérêt de la filière bipolaire sur GaAs.

Abstract. — In this paper, we first report the emitter coupled logic (E.C.L.) characteristics with GaAlAs/GaAs heterojunction bipolar transistors. Then, we present a theoretical study of the ECL potentialities, based on a ring oscillator simulation. The circuit behaviour sensitivity to the HBT's parameters variations is discussed. A propagation time of 20 ps for a 4 mW power dissipation have been obtained. At last, we confront our performances with the Si circuit's ones to show the interest of the GaAs bipolar branch.

1. Introduction.

Les transistors bipolaires à hétérojonction GaAlAs/GaAs ont fait l'objet de nombreuses études ces dernières années. Leurs potentialités ont été largement analysées par Kroemer [1].

Leurs performances fréquentielles ($F_{\max} = 100$ GHz [2]) et leur faible résistance de base en font des dispositifs très intéressants dans le domaine des circuits intégrés rapides. De plus, la structure bipolaire bénéficie d'un dimensionnement vertical qui lui confère une grande uniformité de tensions de seuil.

Ainsi, les transistors bipolaires à hétérojonction GaAlAs/GaAs présentent un grand intérêt dans le domaine des circuits intégrés rapides. Ceci est un avantage considérable par rapport au dispositif à effet de champ pour lequel la réduction des dimensions horizontales est plus difficile.

L'étude de circuits ECL (logique à émetteur couplé) à partir de transistors bipolaires à hétérojonction a été menée [3, 4]. A titre indicatif, des temps de propagation de l'ordre de 17 ps pour une puissance dissipée de 19 mW ont été obtenus sur un oscillateur en anneau en ECL [3].

Dans cet article, nous présentons les principaux critères d'optimisation d'une porte logique en ECL sur AsGa, basée sur une étude de sensibilité aux paramètres technologiques du transistor bipolaire à hétérojonction.

2. Propriétés de l'inverseur ECL sur GaAs.

L'analyse et l'optimisation des circuits logiques ECL ont fait l'objet de nombreux travaux. Nous allons, ici, nous attacher à dégager les deux principaux critères de performance au niveau de la porte élémentaire que sont le temps de propagation τ_{pd} et la puissance consommée Pd (le critère de qualité étant défini par le facteur de mérite $Pd \times \tau_{pd}$).

Le calcul rigoureux du temps de propagation d'une porte élémentaire ne peut être mené à bonne fin, compte tenu de la nature même du fonctionnement en régime de forts signaux d'un circuit logique, que par l'utilisation de programmes de simulation de circuits. Cependant, les analyses approchées, développées pour les études du transistor bipolaire, permettent de définir des caractéristiques semi-quantitatives qui ont le mérite de mettre en évidence

les principaux mécanismes électriques qui régissent le comportement de la structure.

Pour exemple, Tang et Solomon [5] ont proposé une relation semi-empirique, déduite d'une étude de sensibilité de τ_{pd} aux paramètres technologiques des transistors bipolaires, qui est donnée par :

$$\tau_{pd} = k_1 R_1 C_{TC} + k_2 R_1 C_{TE} + k_3 R_1 C_S + k_4 R_1 C_L + k_5 \tau_B + k_6 R_{bi} C_{TC} + k_7 R_{bi} C_{DE_m} + k_8 R_{bx} C_{DE_m} \quad (1)$$

où la capacité de diffusion moyenne C_{DE_m} est donnée, en utilisant le concept du *contrôle de charge*, par :

$$C_{DE_m} = \frac{2 \tau_B I_C}{\Delta V_L} \quad (2)$$

ΔV_L étant l'excursion logique en sortie de la porte, I_C le courant collecteur et τ_B le temps de stockage des porteurs. C_{TC} et C_{TE} sont les capacités de transition base-collecteur et base-émetteur à polarisation nulle, C_L la capacité de charge de la porte, C_S la capacité de substrat, R_1 la résistance de collecteur telle que $R_{1c} = \frac{\Delta V_L}{I}$, R_{bx} et R_{bi} désignent respectivement la résistance de base relative à la zone latérale et la résistance de base relative à la zone active (Fig. 1).

Fig. 1. — Représentation schématique de la résistance de base.

[Schematic picture of the base resistance.]

Cette formulation apparaît donc comme une somme de constantes de temps RC, chacune pondérée par une constante k_i déterminée et propre à la topologie du circuit. Les effets Miller ainsi que la modulation des capacités de transition par les diverses tensions sont aussi pris en compte par les paramètres k_i .

Dans le cas d'une excursion logique fixée, les asymptotes relatives à chacun des termes de propagation en fonction du courant collecteur I_C (image de la puissance consommée par porte) qui sont reproduites sur la figure 2 appellent les commentaires suivants :

— les termes relatifs à R_1 décroissent quand le niveau de polarisation croît puisque R_1 décroît

Fig. 2. — Asymptotes relatives aux différentes constantes de temps dans τ_{pd} .

[Asymptotic representation of the different delay times.]

lorsque I_C augmente ; ces termes décroissent également quand les capacités de transition diminuent en même temps que les dimensions des transistors ;

— les termes $R_{bi} C_{DE_m}$ et $R_{bx} C_{DE_m}$ augmentent avec le courant ($C_{DE_m} \propto I_C$), et diminuent lorsque l'épaisseur de base W_B est réduite ($R_b \propto \frac{1}{W_B}$, $\tau_B \propto W_B^2$) (Tab. I) ;

— aux faibles niveaux d'injection, les termes $R_{bi} C_{TC}$ et τ_B varient faiblement avec le courant ; $R_{bi} C_{TC}$ devient rapidement insignifiant quand la taille des transistors diminue.

Dans ces conditions, outre les avantages communs à toutes les structures bipolaires qui résident essentiellement dans le meilleur contrôle des dimensions verticales (pour la vitesse) et de la tension de seuil (pour l'intégration à large échelle), le transistor bipolaire à hétérojonction GaAlAs/GaAs apporte des possibilités nouvelles.

Le temps de propagation τ_{pd} sera plus petit pour une porte AsGa que pour une porte silicium. En effet, il est clair que les différentes constantes de temps qui interviennent dans la valeur de τ_{pd} (relation (1)) sont inférieures dans le cas du GaAs : le temps de transit des électrons (inversement proportionnel à la mobilité) diminue ; la contribution liée au stockage des charges dans l'émetteur devient négligeable par suite de la très forte valeur de l'efficacité d'injection, qui limite sévèrement l'injection des trous dans cette zone ; la capacité de transition émetteur-base décroît pour sa part en même temps que le dopage d'émetteur ; enfin la résistance d'accès à la base est d'autant plus faible que le dopage de base est grand.

Au total, les très grandes possibilités des transistors bipolaires à hétérojonction doivent conférer à la logique ECL AsGa des potentialités que nous allons maintenant évaluer de façon précise.

Tableau I.— Expressions des différents paramètres du modèle grands signaux du transistor.

[Typical parameters of the heterojunction transistor model.]

$$\text{Efficacité d'injection : } \gamma = \frac{J_1}{J_{\text{PBE}}}$$

$$\text{avec } J_{\text{PBE}} = \frac{A_E q \mu_{\text{PE}} U_T}{N_{\text{DE}} (W_E - W_{\text{TE}})} \exp\left(\frac{V_{\text{BE}}}{U_T}\right) \quad J_1 = \frac{A_E q n_{\text{IB}}^2 \mu_{\text{nB}} U_T}{N_{\text{AB}} W_B} \left(\exp\left(\frac{V_{\text{BE}}}{U_T} - 1\right)\right)$$

$$\text{Capacités : } * \quad C_1 = C_{\text{TE}} + C_{\text{DE}}$$

$$\text{Résistances : } R_1 = R_2 = 1 \, \Omega$$

$$R_3 = R_{\text{BB}'} = R_{\text{bx}} + R_{\text{bi}}$$

$$\text{avec } C_{\text{TE}} = \frac{A_E \varepsilon_E}{W_{\text{TE}}} = A_E \sqrt{\frac{q \varepsilon_E N_{\text{DE}}}{2(V_{\text{DE}} - V_{\text{BE}})}}$$

$$C_{\text{DE}} = \left(\tau_B + \frac{\tau_{\text{SE}}}{\gamma}\right) \frac{J_1}{U_T} + \tau_C \frac{J_2}{U_T} \quad \text{où } \tau_B = \frac{W_B^2}{2 \mu_{\text{nB}} U_T}$$

$$\tau_{\text{SE}} = \frac{(W_E - W_{\text{TE}})^2}{2 \mu_{\text{pE}} U_T}$$

$$* \quad C_2 = C_{\text{TC}} = A_E \sqrt{\frac{q N_{\text{DC}} \varepsilon_C}{2(V_{\text{DC}} + V_{\text{CB}})}}$$

$$\tau_C = \frac{W_{\text{TC}}}{2 v_1}$$

$$\text{résistance de base } R_{\text{BB}'} = \frac{4}{3} \times \frac{1}{q \mu_{\text{pB}} N_{\text{AB}}} \times \frac{L}{W_B L_E}$$

structure S_{1B} à simple contact de base

$$R_{\text{BB}'} = \frac{7}{12} \times \frac{1}{q \mu_{\text{pB}} N_{\text{AB}}} \times \frac{L}{W_B L_E}$$

structure S_{2B} à double contact de base

3. Outil de simulation.

La figure 3 présente le modèle *grands signaux* du transistor bipolaire à hétérojonction GaAlAs/GaAs qui constitue le fondement de nos simulations [6]. Utilisé ici pour simuler le comportement du transistor en régime normal, compte tenu de ce que l'ECL est une logique non saturée, il rend compte successivement :

Fig. 3. — Schéma équivalent du transistor bipolaire à hétérojonction GaAlAs/GaAs.

[Equivalent circuit of the GaAlAs/GaAs heterojunction bipolar transistor.]

— de la caractéristique de transfert $I_C(V_{\text{BE}})$ calculée en prenant en compte les éventuels effets de la barrière de potentiel inhérente au *spike* de la bande de conduction dans la région d'émetteur,

— des mécanismes de recombinaison dans la région quasi neutre de base, par l'intermédiaire du facteur de transport dans la base δ ,

— de la composante du courant de recombinaisons J_3 dans la zone de transition émetteur-base,

— de l'influence des zones résistives de base (R_3), de collecteur (R_2) et d'émetteur (R_1). La résistance de base rend compte à la fois de la zone latérale (extrinsèque) et de la zone active (intrinsèque),

— des capacités de transition des jonctions émetteur-base et base-collecteur, C_{TE} et C_{TC} respectivement, de la capacité de diffusion de la jonction base-émetteur, C_{DE} ($C_1 = C_{\text{TE}} + C_{\text{DE}}$; $C_2 = C_{\text{TC}}$),

— du temps de transit des porteurs dans la base (τ_B), dans l'émetteur (τ_E) et dans la zone de transition base-collecteur (τ_C).

Pour évaluer les potentialités de la filière ECL AsGa à base de TBH AsGa, nous avons opté pour une caractérisation qui s'appuie sur les résultats de la

Fig. 4. — Schéma électrique de l'oscillateur en anneau à 5 portes ECL.

[Circuit schematic diagram of the ring oscillator using five ECL inverters.]

simulation d'un oscillateur en anneau (Fig. 4), l'inverseur simulé est de type ECL avec émetteur suiveur.

En effet, ce circuit procure un moyen convenable et largement utilisé pour mesurer le temps de propagation en fonction de la puissance consommée [7]. Une chaîne constituée par un nombre impair N d'inverseurs ou de portes logiques, est connectée en anneau ; la fréquence d'oscillation f du circuit est reliée au temps de propagation τ_{pd} de la porte élémentaire par la relation

$$f = \frac{1}{2N\tau_{pd}}.$$

La simulation du fonctionnement de l'oscillateur en anneau, à partir du simulateur de circuits ASTEC III, consiste en un examen du régime transitoire sur un temps T_{max} compatible avec l'obtention du régime oscillant stabilisé. La figure 5 illustre la réponse transitoire de l'oscillateur ainsi que les paramètres électriques typiques utilisés dans la simulation.

Nous nous proposons d'évaluer ici les critères de qualité de la porte ECL élémentaire à base de transistors à hétérojonction GaAlAs/GaAs, en analysant successivement l'influence des paramètres technologiques. Pour ce faire, nous adopterons un dimensionnement *horizontal* et *vertical* des structures raisonnable, compatible avec la maîtrise des techni-

Fig. 5. — Réponse transitoire de l'oscillateur en anneau obtenue par simulation.

[Simulated transient output signal of the ring oscillator.]

ques de lithographie et de croissance de couches actuelles.

L'ensemble des relations entre les paramètres physiques (de type dopage et largeurs) et les paramètres électriques correspondants est rassemblé dans le tableau I.

En ce qui concerne les dimensions superficielles, nous avons opté pour une règle de dessin 1 µm, ce qui signifie que la largeur des doigts de prise de contact d'émetteur et de base ainsi que l'espacement entre ces doigts est fixée à 1 µm. Il est clair, ici, que l'évaluation que nous allons proposer ne correspond pas à la limite théorique des performances que l'on pourrait calculer ; dès lors, les progrès technologiques qu'il est permis d'espérer devraient permettre la réalisation de structures encore plus fines et donc plus performantes.

Tableau II. — Paramètres types utilisés dans le modèle du transistor à hétérojonction.

[Typical parameters of the heterojunction transistor model.]

Emetteur	Base	Collecteur
$N_{DE} = 10^{17} \text{ cm}^{-3}$ $W_E = 1 \text{ }\mu\text{m}$ $X_{AIE} = 0,4$ $L_{GE} = 500 \text{ Å}$	$N_{AB} = 10^{19} \text{ cm}^{-3}$ $W_B = 0,2 \text{ }\mu\text{m}$	$N_{DC} = 10^{16} \text{ cm}^{-3}$ $W_C = 4 \text{ }\mu\text{m}$

L'ensemble des valeurs initiales et typiques des paramètres du transistor, autour duquel va s'articuler notre étude de sensibilité est reporté dans le tableau II. Ces données appellent les commentaires suivants :

— le taux d'aluminium $X_{AIE} = 0,4$ et le dopage d'émetteur $N_{DE} \approx 10^{17} \text{ cm}^{-3}$ garantissent une forte efficacité d'injection qui permet de minimiser le stockage de charges dans cette région, et assurent un bon compromis pour la valeur de la capacité de transition de la jonction émetteur-base ;

— l'épaisseur de base $W_B = 0,2 \text{ }\mu\text{m}$ conduit à une faible résistance de base si l'on impose le dopage dans cette région prédéterminée à son niveau maximum acceptable : $N_{AB} = 10^{19} \text{ cm}^{-3}$;

— le dopage N_{DC} et l'épaisseur W_C de la région de collecteur sont fixés selon les critères de tenue en tension inverse et de minimisation de la capacité de transition base-collecteur et de la résistance de la zone active de collecteur.

Sur la base des considérations qui viennent d'être discutées, nous allons successivement examiner l'influence de la résistance de base, à la fois rendue par une variation de la topologie de la prise de contact (structure à simple ou à double contact de base), ou bien par une modification de l'épaisseur de

base, et l'influence des dopages des régions d'émetteur et de collecteur.

4. Optimisation.

4.1 INFLUENCE DE LA STRUCTURE DE PRISE DE CONTACT DE BASE. — La quasi-totalité des réalisations ECL Silicium ainsi que les premières études relatives à la filière AsGa mettent en œuvre une structure à double contact de base, ceci pour minimiser l'impact de la résistance de base qui peut être une des principales causes de la limitation des performances.

Il nous paraît intéressant d'examiner, ici, si cette contrainte ne peut être levée compte tenu du net avantage apporté par la possibilité de surdoper la région de base dans le transistor à hétérojonction. Pour ce faire, nous allons comparer les performances calculées pour les structures à un ou deux doigts de base.

Les géométries ainsi que les paramètres retenus pour cette confrontation sont rapportés sur la figure 6 et le tableau III.

Fig. 6. — Deux types de géométrie utilisés : simple contact base (S_{1B}) et double contact base (S_{2B}).
[Two configurations : one base contact (S_{1B}) and double base contact (S_{2B}).]

Les résultats de la simulation numérique qui permettent de calculer les variations du temps de propagation τ_{pd} en fonction de la puissance consommée par porte, Pd , sont reportés sur la figure 7. Pour chacun des points de calcul, l'excursion logique ΔV_L est fixée à 600 mV et la tension d'alimentation à 5 V. On relève une amélioration de τ_{pd} dans pratiquement toute la gamme des puissances consommées

Tableau III. — Paramètres relatifs aux deux géométries étudiées.

[Design of the two samples studied.]

	S_{1B}	S_{2B}
L	1 μm	1 μm
L_E	5 μm	5 μm
L_B	7 μm	7 μm
L_L	5 μm	7 μm
A_E	5 μm^2	5 μm^2
A_C	35 μm^2	49 μm^2
$R_{BB'}$	102 Ω	45 Ω

Fig. 7. — Variation du temps de propagation en fonction de la géométrie des transistors.

[Propagation time *versus* transistors topology.]

explorée pour la structure à un doigt de base de plus petites dimensions.

Ce résultat met bien en évidence l'intérêt qu'il y a à réduire l'influence de la capacité de transition base-collecteur au détriment de l'augmentation de la résistance de base, et il semble donc que, pour une porte ECL sur GaAs, on doit favoriser le choix d'une structure à simple contact de base.

Il faut cependant noter qu'une neutralisation de la zone passive de collecteur située sous le ou les contacts de base, tels que l'ont proposé ASBECK *et al* ; en utilisant soit une implantation profonde d'oxygène [8], soit une implantation de protons [3], doit permettre de bénéficier de l'avantage apporté par la structure à deux doigts de base.

Il s'agit là d'un raffinement technologique qui, s'il s'avère être facilement maîtrisable dans l'élaboration de circuits intégrés, devra évidemment être pris en considération pour l'optimisation de la filière ECL sur GaAs.

4.2 INFLUENCE DE L'ÉPAISSEUR DE BASE. — La diminution de l'épaisseur de base entraîne une augmentation de la résistance de base $R_{BB'}$, et une diminution du temps de transit τ_B des porteurs dans la base. Les résultats reportés sur la figure 6 montrent, qu'au bout du compte, on aboutit à une amélioration du temps de propagation dans toute la gamme de puissance consommée explorée, lorsque l'épaisseur de base diminue jusqu'à une limite proche de 0,1 μm . Il convient donc de choisir une base *relativement mince*.

Fig. 8. — Variation du temps de propagation τ_{pd} avec l'épaisseur de base W_B .[Propagation time τ_{pd} *versus* base layer thickness.]

4.3 INFLUENCE DU DOPAGE D'ÉMETTEUR. — La figure 9 rend compte de la sensibilité du temps de propagation à la variation du dopage et de l'extension de la gradualité de la zone d'émetteur.

Fig. 9. — Variation du temps de propagation τ_{pd} avec le dopage d'émetteur N_{DE} .[Propagation time τ_{pd} *versus* emitter concentration N_{DE} .]

Les paramètres liés aux caractéristiques de l'émetteur et influant sur le temps de propagation sont les capacités de transition C_{TE} et de diffusion C_{DE} .

Que la jonction émetteur-base soit abrupte ou graduelle, l'influence de la capacité de transition C_{TE} est négligeable comparée à celle de la capacité de diffusion C_{DE} (voir Fig. 10).

Fig. 10. — Variation des capacités de diffusion C_{DE} et de transition C_{TE} en fonction du dopage d'émetteur N_{DE} .

[Variation of diffusion and transient capacitance C_{DE} and C_{TE} versus emitter concentration.]

Dans le cas d'une hétérojonction abrupte, l'efficacité d'injection prend des valeurs beaucoup plus faibles que dans le cas graduel ; le terme lié au temps de stockage des porteurs dans l'émetteur n'est donc plus négligeable devant le temps de transit dans la base τ_B et induit une importante augmentation de C_{DE} .

Ainsi, afin de diminuer le temps de propagation τ_{pd} , il faut réaliser des hétérojonctions émetteur-base graduelles ; un degré de liberté supplémentaire est alors laissé pour le choix du dopage d'émetteur.

4.4 INFLUENCE DU DOPAGE DE COLLECTEUR. — La capacité de transition C_{TC} , le temps de transit des porteurs dans la zone de transition et la valeur limite de la densité de courant J_{BWC} au-delà de laquelle se manifeste l'élargissement de base dans le collecteur (Effet Kirk) sont les trois principaux paramètres électriques liés aux caractéristiques de la région de collecteur, qui contribuent à la limitation du comportement dynamique des transistors dans la porte ECL (ces circuits logiques fonctionnant à très basse tension, le problème de la tenue en tension ne se pose pas). Afin de supprimer l'effet Kirk, on doit augmenter la densité de courant collecteur selon l'expression $J_{BWC} = qN_{DC} V_1$ où V_1 désigne la vitesse limite.

Les résultats de l'étude de sensibilité au dopage de la région de collecteur sont reportés sur la figure 11. L'augmentation du temps de propagation avec le

Fig. 11. — Variation du temps de propagation τ_{pd} avec le dopage de collecteur N_{DC} .

[Propagation time evolution versus concentration.]

dopage de collecteur est liée à l'augmentation de la capacité de transition C_{TC} .

Bien que dans le cas de dopages faibles, le courant limite lié aux phénomènes d'élargissement de base apparaisse pour des puissances maximales consommées moindres que dans le cas des forts dopages, les meilleures performances sont tout de même obtenues pour des faibles valeurs de concentration.

4.5 COMPARAISON DES PERFORMANCES OBTENUES EN LOGIQUE ECL GaAs ET Si. — La figure 12 représente l'évolution du temps de propagation en fonction de la puissance dissipée pour les logiques ECL GaAs et silicium. Elle montre les potentialités de la logique ECL GaAs : en effet, sont comparés sur cette figure des résultats de simulation (courbes 12a et b) mais aussi des résultats expérimentaux.

En ce qui concerne les courbes théoriques, la comparaison a été faite entre les résultats de notre simulation (12b) et les performances prévues par ASBECK (12a). Celles-ci ont été obtenues à partir de transistors optimisés possédant des doigts d'émetteur de $1 \mu\text{m}$ de large. L'amélioration obtenue ($\tau_{pd} = 20 \text{ ps}$ pour une puissance consommée de 1 mW au lieu de 35 ps dans notre cas) confirme que pour augmenter les performances du circuit, il convient de réduire les dimensions latérales des transistors par une amélioration des techniques de lithographie, l'utilisation du processus d'auto-alignement et l'emploi de l'implantation ionique pour éliminer les zones parasites : implantation profonde d'oxygène ou de proton effectuée sous les contacts de base, afin de réduire la capacité extrinsèque base-collecteur [3].

En ce qui concerne les circuits ECL réalisés à ce jour, les meilleurs temps de propagation ont été obtenus pour le GaAs par le Laboratoire NTT [9], à savoir $17,2 \text{ ps}$ avec des transistors d'aire d'émetteur

Fig. 12. — Comparaison des logiques ECL GaAs et Si (simulation et expérience).

[Comparative GaAs and Si ECL logics (simulation and experiment results).]

$(2 \times 5) \mu\text{m}^2$ conçus à partir d'une technologie auto-alignée. Il faut aussi noter la réalisation d'un diviseur de fréquence fonctionnant à 22 GHz publiée récemment [9]. Pour les circuits ECL sur silicium les meilleures performances à ce jour sont celles de Fairchild sur une technologie SAPT (30 ps/porte sur un oscillateur en anneau avec une technologie de $1 \mu\text{m}$) [10] et de Hitachi avec 48 ps/porte pour des surfaces d'émetteur de $(2 \times 3) \mu\text{m}^2$ [11].

Malgré une maîtrise technologique moins au point, les circuits intégrés ECL sur GaAs s'avèrent être plus rapides que sur Si. Ceci confirme nos propos sur les potentialités et avantages de cette filière logique, et laisse présager un développement futur de ce type de circuit.

5. Conclusion.

Cet article a été consacré à l'étude des potentialités de l'inverseur ECL à base de transistors bipolaires à hétérojonction GaAlAs/GaAs (HBT), à partir de la simulation d'un oscillateur en anneau à 5 portes. Les diverses propriétés de ce circuit ont été analysées.

Une étude de sensibilité du temps de propagation par porte τ_{pd} aux principaux paramètres technologiques (dopage d'émetteur et de collecteur, épaisseur de base, géométrie des contacts) a permis de définir des critères d'optimisation. Un temps de propagation τ_{pd} de 20 ps pour une puissance consommée de 4 mW a été obtenue. Rappelons que ces circuits profitent à la fois de caractéristiques propres aux structures bipolaires (dimensionnement vertical et uniformité de la tension de seuil) et des caractéristiques des hétérojonctions GaAlAs/GaAs.

Ces résultats laissent présager un avenir prospère aux circuits intégrés bipolaires sur GaAs.

Bibliographie

- [1] KROEMER, H., Heterostructure bipolar transistors and integrated circuits, *Proc. IEEE* **70** (1982) 13-25.
- [2] ASBECK, P. M., CHANG, M. F. *et al.*, Heterojunction Bipolar Transistor for Microwave and Millimeter-wave integrated circuits, *IEEE 1987 Microwave and Millimeter-wave Monolithic Circuits Symposium*, pp. 1-5.
- [3] ISHIBASHI, T., YAMAUCHI, Y. et NAKAJIMA, O., High Speed Frequency Dividers Using Self-aligned AlGaAs/GaAs Heterojunction Bipolar Transistors, *IEEE, El. Device Lett.* **8** (1987) 194-196.
- [4] ASBECK, P. M., MILLER, D. L. *et al.*, Emitter Coupled logic circuits implemented with heterojunction bipolar transistors, *CaAs IC Symposium Technical Syst.* (1983) pp. 170-173.
- [5] TANG, D. D. et SOLOMON, P. M., Bipolar transistor design for optimized power delay logic circuits, *IEEE J. Solid State Electron.* **SC 14** (1979) 679-684.
- [6] MARTY, A., REY, G. et BAILBE, J. P., Electrical Behavior of an NpN GaAlAs/GaAs heterojunction transistor *Solid State Electron.* **22** (1979) 549-557.
- [7] KURATA, M. et KUTOH, R., Ring-oscillator-circuit simulation with physical model for GaAs/GaAlAs H.B.T. *IEEE Trans. Electron. Devices* **32** (1985) 1086-1091.
- [8] ASBECK, P. M., MILLER, D. L. et ANDERSON, R. J., GaAs/GaAlAs HBT with buried oxygen implanted isolation layers *IEEE Electron. Device Lett.* **5** (1984) 310-312.

- [9] CHANG, M. F., ASBECK, P. M., WANG, K. C. *et al.*, AlGaAs/GaAs Heterojunction Bipolar transistor circuits with improved high-speed performance *Electron. Lett.* **22** (1986) 1173-1174.
- [10] YAMAUCH, Y., NAGATA, K. *et al.*, 22 GHz 1/4 Frequency Divider using AlGaAs/GaAs HBTs, *Electron. Lett.* **23** (1987) 881-882.
- [11] VORA, M., HO, Y. L., BHAMRE, S., CHIEN, F., BAKKER, G., HINGARH, H. et SCHMITZ, C., Fairchild Research Center, A SUB 100 Picosecond Bipolar ECL Technology, IEDM (1985) pp. 34-37.
- [12] HITACHI, ISSCC (1987) pp. 58-59.
-