Classification
Physics Abstracts
68.82 — 68.97

Amplification de puissance en régime non linéaire et en hautes fréquences à transistor MOS

S. Latreche (*), G. Tardivo (**), M. Belabadia (*) et P. Rossel (*)

(*) Laboratoire d'Automatique et d'Analyse des Systèmes du Centre National de la Recherche Scientifique, 7, avenue du Colonel-Roche, 31077 Toulouse Cedex, France

(**) Thomson Semiconducteurs, Centre de Tours, rue Pierre-et-Marie-Curie, 37001 Tours Cedex, France

(Reçu le 1^{er} juillet 1986, révisé le 15 décembre, accepté le 20 janvier 1987)

Résumé. — Un modèle mathématique du transistor V.MOS prenant en compte les effets de canal court et les non-linéarités du composant est proposé. Il est utilisable en régime i) continu, ii) dynamique sinusoïdal petit signal, iii) et il permet, de plus, la simulation du régime alternatif grand signal. Il sert de base à une méthodologie originale permettant la conception et la simulation par ordinateur d'amplificateurs R.F. de puissance (bande V.H.F.) à transistors MOS.

Abstract. — A mathematical model of V.MOS transistor, taking into account the short channel effects and the non-linearities in the transistor is proposed. It enables the study of V.MOS under direct current and small signal conditions. More, it can be used for large signal simulations and it is the base of new procedure for C.A.D. of power radio-frequency amplifiers (V.H.F. band) using power MOS transistors.

1. Introduction.

Depuis son apparition sur le marché des composants discrets en 1976, le transistor MOS de puissance s'est imposé comme composant majeur, du fait de ses nombreux avantages par rapport aux composants bipolaires. En ce qui concerne les applications en haute fréquence, le transistor MOS présente notamment une grande stabilité thermique et un gain élevé [4-5].

Compte tenu de ces propriétés, il est devenu nécessaire de pouvoir simuler le fonctionnement des transistors MOS en régime haute fréquence, afin de pouvoir prévoir leurs caractéristiques et de concevoir les circuits d'amplification les utilisant.

Les méthodes proposées à ce jour reposent, soit sur la mesure des paramètres dynamiques Y_{ij} ou S_{ij} , soit sur le calcul des éléments physiques, mais ne permettent la simulation du composant qu'en régime de petit signal [6-7]. La simulation en forte puissance est, en effet beaucoup plus délicate du fait du comportement très non linéaire du transistor et de l'importance des circuits extérieurs.

Les travaux présentés ici visent précisément à décrire une procédure originale, qui, à partir d'un modèle mathématique non linéaire du transistor MOS, permet l'étude des performances du compo-

sant, tant en petit qu'en grand signal, ainsi que la conception assistée par ordinateur d'amplificateurs haute fréquence de puissance.

2. Modèle mathématique du transistor V.MOS.

La coupe du transistor V.MOS est présentée à la figure 1. Le modèle que nous proposons prend en compte d'une part la zone active du canal, et d'autre

Fig. 1. — Coupe schématique du transistor V.MOS.

[Cross section of V.MOS transistor.]

part, les éléments « parasites » liés à la structure même du transistor.

2.1 MODÉLISATION DE LA ZONE ACTIVE [13-14]. — Le modèle utilisé repose sur la résolution mathématique des équations régissant la zone active du transistor (équation de Poisson, neutralité électrique). Ces équations ont été souvent étudiées sous diverses formes [8-11]. Néanmoins, l'originalité de l'approche dynamique repose dans la prise en compte de l'effet dit de canal court, c'est-à-dire la réduction de la mobilité sous l'action des champs longitudinal et transversal. En effet, étant donné que le champ source-drain peut dans un transistor MOS atteindre des valeurs très élevées, de l'ordre de 10^6 V/cm, le mouvement des porteurs du canal, sous l'action de ce champ, ne pourra pas être décrit par une loi simple caractérisée par une mobilité constante. Plusieurs analyses théoriques [1, 3, 24-27] et diverses relations empiriques ont été proposées pour rendre compte des variations locales de la mobilité des électrons en fonction des composantes du champ électrique. Pour décrire les influences des champs transversaux et longitudinaux, nous supposons

que chaque champ agit selon une loi hyperbolique sur la mobilité effective des porteurs dans le canal, ce qui conduit, pour les électrons, à la relation suivante [12], qui est à ce jour une des dépendances communément admise et validée dans le cas des transistors MOS dits à canal court [3] :

$$\mu = \frac{\mu_0}{\left[1 + \frac{V'_G - \Phi_y}{\psi}\right] \left[1 + \frac{d\Phi_y}{E_0 dy}\right]} \quad (1)$$

où μ_0 est la mobilité à champ faible, E_0 le champ critique longitudinal, ψ le potentiel qui traduit les effets du champ transversal, Φ_y le potentiel en surface, V'_G la tension effective de grille définie par :

$$V'_G = V_G + Q_{ss}/C_{ox} - \Phi_{ms}$$

avec Q_{ss} la charge totale des états de surface ramenée à l'interface S_i/S_iO_2 , Φ_{ms} le travail de sortie métal-semiconducteur, C_{ox} la capacité d'oxyde par unité de surface.

Le courant drain continu s'exprime alors en zone non saturée sous la forme [12] :

$$I_d = \frac{\mu_0 \cdot Z/L \cdot C_{ox} \cdot \psi}{1 + V_D/(L \cdot E_0)} \left[V_D + \psi \ln \left[\frac{\psi + V'_G - 2 \cdot \Phi_F - V_D}{\psi + V'_G - 2 \cdot \Phi_F} \right] + 2 \cdot (\Phi_B)^{1/2} \times \right. \\ \left. \times [(V_D + 2 \Phi_F)^{1/2} - (2 \cdot \Phi_F)^{1/2} - (V'_G + \psi)^{1/2} \cdot \{ \text{Argtanh} [(V_D + 2 \Phi_F)/(V'_G + \psi)]^{1/2} - \text{Argtanh} [(2 \Phi_F)/(V'_G + \psi)]^{1/2} \}] \right] \quad (2)$$

Avec

$$\Phi_B = \frac{2 \cdot q \cdot N_A \cdot \epsilon_0 \cdot \epsilon_{Si}}{(C_{ox})^2}$$

et

$$\Phi_F = \frac{kT}{q} \cdot \ln [N_A/n_i].$$

Dans ces relations, q est la charge électronique, n_i la concentration intrinsèque, Z la largeur de grille, L la longueur du canal, C_{ox} la capacité d'oxyde par unité de surface, kT/q le potentiel thermodynamique, $\epsilon_0 \cdot \epsilon_{Si}$ la constante diélectrique du silicium et N_A le dopage supposé uniforme, dans la zone de canal.

La tension de pincement V_P est obtenue par une dérivation du courant de drain I_d par rapport à la tension de drain V_D , ce qui fournit la relation implicite suivante :

$$\mu_0 \cdot \frac{Z}{L} \cdot C_{ox} \cdot \frac{1}{1 + \frac{V'_G - V_P - 2 \cdot \Phi_F}{\psi}} \times \\ \times \{ V'_G - V_P - 2 \cdot \Phi_F - [\Phi_B \cdot (V_P - 2 \cdot \Phi_F)]^{1/2} - I_d/(L \cdot E_0) \} = 0.$$

Cette relation est résolue par méthode de dichotomie. Nous admettons, dans le cas du transistor MOS considéré, dans lequel le dopage de drain est plus faible — d'une décade environ — que la zone P de canal que les effets de modulation de longueur effective sont peu marqués [36]. L'hypothèse de saturation parfaite est donc considérée. Ainsi le courant de drain en régime saturé I_{DSAT} est obtenu en remplaçant dans la relation (2), la tension de drain par V_P .

En régime dynamique sinusoïdal, les équations différentielles régissant le courant $i(y, t)$ et la variation de tension entre grille et canal $\varepsilon(y, t)$ sont fournies par le système suivant dont la méthode d'obtention a été décrite dans les références [13, 22] :

$$\frac{d^2 i(y, p)}{dV_0(y)^2} - \frac{\mu_0 \cdot [Z \cdot C_{ox}]^2 \cdot \psi \cdot p}{[I_d]^2} \times \\ \times \frac{V_0(y)}{V_0(y) + \psi} \cdot i(y, p) = 0 \quad (3)$$

$$\varepsilon(y, p) = \frac{B_0[V_0(y)]}{p'} \cdot \frac{di(y, p)}{dV_0(y)} \quad (4)$$

avec $p = j \cdot \omega$, ω la pulsation et

$$p' = \left(\frac{\mu_0 \cdot [Z \cdot C_{ox}]^2 \cdot V_0^3(0)}{[I_d]^2} \cdot p \right)$$

et

$$B_0[V_0(y)] = \frac{V_0^3(0)}{I_d \cdot \psi} \times \left[\frac{V_0(y)}{\psi + V_0(y)} - \frac{I_d}{\mu_0 \cdot Z \cdot C_{ox} \cdot \psi \cdot E_0} \right]^{-1}$$

et $V_0(y)$ est la tension continue grille-canal au point d'abscisse y du canal. $i(y, t)$ et $\varepsilon(y, t)$ représentent les variations dynamiques de ces quantités. Soit

$$I(y, t) = I_d + i(y, t)$$

$$V(y, t) = V_0(y) + \varepsilon(y, t).$$

Les solutions des équations (3) et (4) sont obtenues soit par recherche de solutions approchées [23] utilisant la méthode WBKJ, soit par des développements en série [13]. Cette méthode plus rigoureuse est une généralisation des calculs effectués dans le cas d'une mobilité constante par A. Van Der Ziel et J. W. Ero [19] et des travaux effectués par E. N. Pronontarios [20]. Elle consiste à rechercher des solutions sous la forme :

$$i(y, p) = \sum_{n=0}^{\infty} a_n \cdot V_0^n(y).$$

En calculant les dérivées première et seconde et en reportant dans l'équation (3), on détermine par identification les coefficients a_n en fonction de a_0 et a_1 . Le détail des développements mathématiques pour obtenir ces solutions est décrit dans les références [22] et [23].

En limitant ces développements au second ordre par rapport à p' , on peut modéliser par synthèse de circuit, la zone active du transistor MOS sous forme d'un quadripôle actif constitué par un générateur de courant et des éléments discrets — résistifs et capacitifs — dont les valeurs ne dépendent que des paramètres géométriques et physiques et des tensions instantanées sur les électrodes. Le détail de ce développement mathématique, puis la synthèse classique par quadripôle des réseaux de deuxième ordre sont détaillés dans les références [13-15].

2.2 MODÈLE COMPLET DU TRANSISTOR V.MOS. —

Le schéma complet est obtenu en ajoutant à la zone active les éléments parasites dus au montage, au boîtier ou à la structure même du transistor. La localisation de ces différents éléments sur une coupe du transistor est représentée à la figure 1 dans le cas du V.MOS. Ces éléments parasites sont les résistances d'accès R_G , R_S , R_D , la résistance R_{DS} du substrat P et du drain N^- sous la capacité C_{DS} et la résistance du substrat R_{GS} sous la métallisation de grille sous

l'oxyde épais, les capacités de transition C_{DS} , de recouvrement C_{GD} et de plot de contact C_{GS} , ainsi que les inductances L_G , L_S , L_D , liées aux interconnexions. Ces éléments peuvent être évalués en tenant compte de la géométrie, de la technologie de fabrication et de mesures spécifiques dont les principes et mises en œuvre ont été explicités, de façon générale, antérieurement [31] et mis en œuvre dans le cas particulier du transistor MOS de puissance par L. Belabas [13], S. Latreche [14], J. G. Mena [6], P. McGregor [7] et M. du Plessis [28]. Leurs valeurs pour un transistor de type VMP4 sont spécifiées par exemple dans le tableau I [13]. Le schéma complet obtenu de ce produit est présenté dans la figure 3.

Dans le modèle que nous utilisons, ces éléments parasites ont une valeur constante, à l'exception de la capacité drain-source C_{DS} , qui varie en fonction des tensions comme une capacité de jonction abrupte selon la dépendance :

$$C_{DS} = \frac{C_{DS0}}{[1 + V_D/V_{bi}]^{1/2}}$$

où V_{bi} est la tension de diffusion de la diode drain. C_{DS0} est proportionnelle à l'aire de drain et à la racine carrée du dopage de la région N^- .

Fig. 2. — Modèle complet du transistor V.MOS (C_1 , C_2 , C_3 , C_4 , C_{DS} , R_1 , R_2 et I_d dépendent des tensions).

[V.MOST equivalent circuit where C_1 , C_2 , C_3 , C_4 , C_{DS} , R_1 , R_2 and I_d are voltage dependent.]

Fig. 3. — Caractéristiques $I_d(V_D)$. Transistor DV 1008. [D.C. Characteristics.]

Tableau I. — Paramètres spécifiques au transistor VMP 4.

Z (cm)	L (μm)	μ_0 $\text{cm}^2/\text{v.s}$	LE_0 (V)	C_{ox} (nF/cm^2)	V_{FB} (V)
2,0	2,0	390	5,0	40	− 1,2
$R_{\text{SG}} (\Omega)$	$R_{\text{DS}} (\Omega)$	$R_{\text{G}} (\Omega)$	$R_{\text{S}} (\Omega)$	$R_{\text{D}} (\Omega)$	ψ (V)
0,7	0,7	0,2	0,11	1,15	25,8
L_{G} (nH)	L_{S} (nH)	L_{D} (nH)	C_{DS0} (pF)	C_{GD} (pF)	C_{GS} (pF)
0,32	0,91	0,11	300	3,5	32

La résistance de drain est liée à la couche épitaxiée $\text{N}^- - \text{N}^+$. Elle prend en compte les effets de défocalisation des lignes de courant dans ce drain [31, 33, 34].

D'autre part, si les extensions des zones de charge d'espace sont faibles devant les dimensions du semiconducteur dans lequel elles se développent, nous pouvons considérer en première approximation que les résistances R_{DS} et R_{GS} sont indépendantes des conditions de polarisation.

2.3 VALIDATION DU MODÈLE EN RÉGIMES STATIQUE ET ALTERNATIF PETIT SIGNAL. — Le schéma dynamique ainsi obtenu a été implanté sur le logiciel de simulation des circuits linéaires et non linéaires Astec III [14-15]. Les simulations en régime continu et dynamique petit signal permettent de calculer les caractéristiques courant-tension $I_{\text{d}}(V_{\text{D}})$, les paramètres admittance Y_{ij} et les paramètres d'ondes S_{ij} du transistor, son gain maximum en puissance (MAG), et le coefficient de stabilité de Linvill (KI). Ces paramètres sont comparés aux valeurs expérimentales. La figure 3 présente à titre d'exemple les caractéristiques $I_{\text{d}}(V_{\text{D}})$ et la figure 4 le paramètre

S_{21} . Sur les résultats obtenus, nous avons constaté que l'accord entre les simulations et les mesures est de l'ordre de 20 %, ce qui constitue une bonne validation du modèle. Notons que l'écart entre les caractéristiques $I_{\text{d}}(V_{\text{d}})$ simulées et mesurées est dû en partie à l'effet de l'élévation de la température de cristal sur la vitesse des porteurs. Cet effet, particulièrement important à fort niveau de puissance [37, 38] n'est pas pris en compte dans ce modèle. Par contre si les effets de réduction de mobilité n'avaient pas été pris en compte, les écarts auraient pu être supérieurs à 100 % aussi bien en régime statique [35] qu'en régime dynamique. Pour ce dernier régime, la référence [22] qui représente des variations comparatives théoriques des paramètres admittance lorsqu'on prend ou ne prend pas en compte ces effets de réduction corrobore ces écarts entre modèles.

3. C.A.O. et simulation d'amplificateur radiofréquence de puissance à transistor V.MOS.

3.1 RAPPEL DES DÉFINITIONS. — L'application la plus importante et innovante de cette modélisation est la conception et la simulation d'amplificateurs de puissance en hautes fréquences. Le schéma général d'un amplificateur radiofréquence à bande étroite est donné à la figure 5.

Il est composé d'un générateur de f.é.m. E , de fréquence F , et d'impédance interne Z_{S} , d'un élé-

Fig. 4. — Paramètre S_{21} . Fréquence en MHz. Transistor VMP4 — $V_{\text{D}} = 28 \text{ V}$, $I_{\text{d}} = 0,8 \text{ A}$.

[S_{21} parameter. Frequencies in MHz.]

Fig. 5. — Configuration d'un amplificateur à bande étroite.

[Structure of a narrow band amplifier.]

ment actif (le transistor V.MOS), d'une charge d'impédance Z_1 et de deux réseaux adapteurs.

Un tel amplificateur est optimisé si le transfert de puissance est maximal, d'une part entre la source et le transistor et d'autre part entre le transistor et la charge. Cette optimisation est assurée par les réseaux d'adaptation qu'il faut donc savoir calculer pour concevoir un amplificateur.

Les puissances que l'on peut définir en toute généralité dans un amplificateur de puissance sont i) la puissance retirable du générateur P_{ret} définie par :

$$P_{\text{ret}} = \frac{E^2}{4 \cdot \text{Re} [Z_s]} \quad (5)$$

où Re désigne la partie réelle d'une impédance et ii) les puissances, P_{in} , à l'entrée et à la sortie, P_{out} , du transistor calculées par les intégrales temporelles suivantes :

$$P_{\text{in}} = \frac{1}{T} \int_t^{t+T} I_g \cdot V_g dt \quad (6)$$

$$P_{\text{out}} = \frac{1}{T} \int_t^{t+T} I_d \cdot V_d dt \quad (7)$$

où I_g , V_g , I_d , V_d sont les courants et les tensions dynamiques respectivement sur la grille et sur le drain du transistor et T la période des signaux.

Ces puissances sont calculées par intégration numérique en déterminant les valeurs temporelles $I_g(t)$, $V_g(t)$, $I_d(t)$, $V_d(t)$ au moyen du logiciel ASTEC III.

3.2 C.A.O. DES AMPLIFICATEURS. — Comme nous venons de le voir, le transistor est adapté en puissance si le maximum de puissance lui est fourni en entrée, et s'il débite le maximum de puissance dans la charge. Il est bien connu que ceci n'est possible que si le transistor « voit » à ses bornes les impédances conjuguées de ses impédances internes ; c'est-à-dire une impédance $Z_s = Z_{\text{in}}^*$ en entrée et une impédance $Z_1 = Z_{\text{out}}^*$ en sortie (Z_{in} et Z_{out} étant les impédances d'entrée et de sortie du transistor). Ce sont ces impédances Z_s et Z_1 qui déterminent les configurations des réseaux d'adaptation et ce sont donc elles qu'il convient de calculer pour concevoir ensuite ces réseaux.

Deux modes de fonctionnement distincts sont alors possibles. Si le transistor fonctionne dans un régime linéaire (c'est-à-dire où le principe de superposition est applicable), nous dirons qu'il est dans un régime petit signal. Au contraire, si le principe de superposition n'est plus applicable, c'est-à-dire si le fonctionnement du transistor est très non linéaire, nous parlerons de régime grand signal. La notion de grand signal s'applique à la fois aux amplificateurs de classe A en régime de compression et aux amplificateurs de classes B et C quel que soit le niveau des signaux.

3.2.1 Régime petit signal. — En petit signal, les impédances Z_s et Z_1 sont aisément calculables à partir des paramètres Y_{ij} ou S_{ij} du transistor. On a très classiquement :

$$\text{Re} (Y_s) = \frac{1}{2 \cdot \text{Re} (Y_{22})} \{ [2 \cdot \text{Re} (Y_{11}) \cdot \text{Re} (Y_{22}) - \text{Re} (Y_{12} \cdot Y_{21})]^2 - |Y_{12} \cdot Y_{21}|^2 \}^{1/2} \quad (8)$$

$$\text{Im} (Y_s) = -\text{Im} (Y_{11}) + \frac{\text{Im} (Y_{12} \cdot Y_{21})}{2 \cdot \text{Re} (Y_{22})} \quad (9)$$

$$\text{Re} (Y_1) = \frac{1}{2 \cdot \text{Re} (Y_{11})} \{ [2 \cdot \text{Re} (Y_{11}) \cdot \text{Re} (Y_{22}) - \text{Re} (Y_{12} \cdot Y_{21})]^2 - |Y_{12} \cdot Y_{21}|^2 \}^{1/2} \quad (10)$$

$$\text{Im} (Y_1) = -\text{Im} (Y_{22}) + \frac{\text{Im} (Y_{12} \cdot Y_{21})}{2 \cdot \text{Re} (Y_{11})} \quad (11)$$

$\text{Re} (Y_{ij})$ et $\text{Im} (Y_{ij})$ représentent respectivement les parties réelles et imaginaires des paramètres admittance Y_{ij} . Y_s et Y_1 sont les inverses de Z_s et Z_1 .

3.2.2 Régime grand signal. — En grand signal, ce calcul n'est plus valable car on ne peut pas définir les paramètres Y_{ij} dans ce régime. Les impédances « d'adaptation » doivent alors être déterminées comme étant celles qui permettent le transfert de puissance maximal d'une part de la source vers le transistor, puis d'autre part du transistor vers la charge. Ces impédances sont donc celles qui permettent d'obtenir la puissance de sortie P_{out} maximale pour une puissance retirable fixée. La méthode utilisée pour déterminer numériquement ces impédances est la suivante :

i) En entrée, la valeur de l'impédance Z_s est gardée tout d'abord constante et égale à sa valeur petit signal.

ii) La partie réelle de l'impédance de sortie grand signal $\text{Re} (Z_1)$ est obtenue en traçant les variations de P_{out} en fonction de cette partie réelle pour différentes puissances retirables P_{ret} à l'entrée. La partie imaginaire de Z_1 est alors gardée constante et égale à sa valeur petit signal. Cette famille de courbes est présentée à la figure 6. Il apparaît que ces courbes présentent toutes un maximum pour une valeur particulière de $\text{Re} (Z_1)$, et que cette valeur diminue lorsque la puissance P_{ret} augmente.

iii) La partie imaginaire de l'impédance de sortie $\text{Im} (Z_1)$ est déterminée de la même façon en maintenant $\text{Re} (Z_1)$ la valeur précédemment obtenue en ii). Les courbes sont représentées sur la figure 7. On note que ces courbes présentent elles aussi un maximum en fonction de $\text{Im} (Z_1)$ et que les valeurs de $\text{Im} (Z_1)$ donnant ce maximum sont sensiblement constantes et égales à la valeur prise en petit signal.

iv) On peut ensuite itérer en faisant varier la valeur de l'impédance Z_s pour affiner l'optimisation.

Fig. 6. — Evolution de la puissance de sortie en fonction de la résistance de charge R_L , paramétrée par la puissance retirable ($V_D = 28$ V, $I_d = 0,65$ A, $F = 175$ MHz. Transistor VMP4).

[Output power versus load resistance R_L .]

Fig. 7. — Evolution de la puissance de sortie en fonction de l'admittance de charge Y_L , paramétrée par la puissance retirable ($V_D = 28$ V, $I_d = 0,65$ A, $F = 175$ MHz. Transistor VMP4).

[Output power versus load inductance Y_L .]

De fait, on constate également que l'optimum de Z_s coïncide pratiquement avec la valeur « petit signal », c'est-à-dire que cette impédance varie peu, de 10 % environ, en fonction du niveau de puissance. La référence [14] explicite les valeurs de la désadaptation en entrée en fonction du niveau de puissance obtenues en conservant constante cette impédance.

Cette méthode permet donc en toute généralité de déterminer les impédances d'adaptation en « grand signal ». A partir de ces impédances, il est aisé de calculer par synthèse de circuits les configurations des réseaux non dissipatifs d'adaptation pour le transistor considéré [17].

3.3 ETUDE ET SIMULATION DES AMPLIFICATEURS.

— En application directe de ces logiciels, divers amplificateurs ont été conçus et simulés par ordinateur, puis réalisés et testés expérimentalement dans les bandes des 30 à 200 MHz et pour des puissances de sortie de 15 à 120 W environ sur des composants alimentés sous 13 ou 28 V [14, 16], ce qui correspond à ce jour aux gammes de fréquences et de puissances usuellement disponibles sur des transistors au niveau industriel. Des composants « multi-puces » de puissances plus élevées pourraient éventuellement être envisagés. Ces valeurs en fréquence, 200 MHz, et en puissance, 120 W, sont liées à ce jour, d'une part aux limitations créées par la technologie utilisée — rendement, taille des puces, coût des produits — et d'autre part au choix de la configuration géométrique du transistor MOS de puissance — effets thermiques, contraintes de montage dans des boîtiers spéciaux à oxyde de béryllium et optimisés en fréquence.

Rappelons l'allure typique des caractéristiques de transfert $P_s(P_e)$ dans le cas de la classe A, où l'on distingue le fonctionnement dit linéaire (où P_s est directement proportionnelle à P_e) et la « compression » où la puissance de sortie n'augmente plus selon la loi linéaire (Fig. 8). La compression traduit

Fig. 8. — Allure de la caractéristique $P_s(P_e)$ en classe A.

[Typical $P_{out}(P_{in})$ characteristics for class A.]

le comportement non linéaire du dispositif. Le modèle prend en compte les non-linéarités du transistor et rend compte de cet effet : les figures 9 et 10 comparent les mesures et les simulations à 150 MHz sous 13 V d'alimentation pour les adaptations en petit et grand signal (c'est-à-dire que les réseaux d'adaptation sont calculés soit pour une faible puissance de sortie soit pour une puissance plus forte en zone de compression). Entre les deux régimes, il

Fig. 9. — Caractéristiques $P_s(P_E)$. Adaptation petit signal ($V_D = 13\text{ V}$, $I_d = 0,6\text{ A}$, $F = 175\text{ MHz}$. Transistor D 1240).

[$P_{out}(P_{in})$ characteristics. Small signal matching.]

Fig. 10. — Caractéristiques $P_s(P_E)$. Adaptation grand signal ($V_D = 13\text{ V}$, $I_d = 0,6\text{ A}$, $F = 175\text{ MHz}$. Transistor D 1240).

[$P_{out}(P_{in})$ characteristics. Large signal matching.]

apparaît une chute de gain, en zone linéaire, de près de 4 dB, alors que le point de compression est au contraire accru de 8 dB environ lorsque une adaptation grand signal est utilisée.

Les figures 11 et 12 présentent cette même comparaison pour les différentes classes de polarisation : classe A ($I_d = 0,65\text{ A}$), classe B ($I_d = 0,13\text{ A}$), et classe C ($I_d = 0\text{ A}$) à 175 MHz et sous 28 V. On peut remarquer tout d'abord que les puissances de sortie sont du même ordre de grandeur, quelle que soit la polarisation, lorsque le composant est en régime de forte compression. Par contre, la valeur du gain petit signal, ainsi que la « linéarité » du composant (qui est l'écart de la pente par rapport à l'unité en coordonnées logarithmiques — puissances en dBm — de la caractéristique de transfert en puissance) se détériorent sensiblement lorsque l'on passe de la classe A à la classe B, puis à la classe C. De manière générale, il est apparu que l'accord entre les valeurs mesurées et celles simulées reste toujours inférieur à 3 dB dans tous les cas d'étude que nous avons traités.

Fig. 11. — Caractéristiques $P_s(P_E)$ expérimentales ($V_D = 28\text{ V}$, $F = 175\text{ MHz}$, transistor VMP4).

[$P_{out}(P_{in})$ experimental characteristics.]

Fig. 12. — Caractéristiques $P_s(P_E)$ simulées ($V_D = 28\text{ V}$, $F = 175\text{ MHz}$, transistor VMP4).

[$P_{out}(P_{in})$ theoretical characteristics.]

4. Conclusion.

Le but principal de cet article a été de décrire une méthodologie de simulation d'amplificateurs haute fréquence de puissance à transistor MOS. Sur la base de cette méthode, un ensemble de logiciels a été développé en vue de permettre l'analyse, tant en petit, qu'en grand signal des circuits amplificateurs à transistor MOS. Les résultats que nous avons présentés permettent de conclure que ces logiciels sont adaptés, tant pour la conception, que pour la simulation des amplificateurs. Ils évitent la réalisation souvent longue et coûteuse de maquettes en fournissant *a priori* les éléments caractéristiques de l'amplificateur. Enfin, ils sont un élément de conception du transistor lui-même dont il est possible de connaître, avant toute réalisation technologique, les caractéristiques en petit et surtout en grand signal. Ces résultats sont en cours d'extension d'une part aux composants D.MOS (optimisation de ces compo-

sants et C.A.O. des amplificateurs les utilisant) et d'autre part au cas des quadripôles instables au sens

de Linvill, c'est-à-dire aux circuits où le coefficient K de Linvill est inférieur à l'unité [18, 35].

Bibliographie

- [1] LEBURTON, J. P., BORDA, E. E., $v - E$ Dependence in small-sized MOS Transistors, *IEEE Trans ED* **ED-29**, N° 8 (1982) 1168-1171.
- [2] RISCH, L., « Electron Mobility in Short-Channel MOSFET's », *IEEE Trans ED*, **ED-30**, N° 8 (1983) 959-961.
- [3] COEN, R. W., MULLER, R. S., « A Uniform Channel IGFET », Electronics Research Laboratory, College of Engineering, University of California, Berkeley, June 1979.
- [4] GRANT, D., TREGIDGA, « A., Power Mosfet's : Power for the 80 », *Solid State Technol.*, **28**, N° 11 (1985) 111-116.
- [5] HARRIS, J. R. *et al.*, « Design state of art accessed at R.F. frequencies », MSN C.T., 1985.
- [6] MENA, J. G., *High frequency performance of VD.-MOS power transistors*, M.A. Sc. Thesis, Toronto, 1981.
- [7] MCGREGOR, P., *Double diffused MOSFET's for CATV amplifiers*, M.A. Sc. Thesis, Toronto, 1982.
- [8] BURNS, J. R., « High Frequency Characteristics of Insulated Gate Field-Effect Transistors », *RCA Rev.* **28** (1967) 385-418.
- [9] VAN NIELEN, J. A., A simple and accurate approximation to the high frequency characteristics of insulated gate field-effect transistors, *Solid State Electron* **12** (1969) 826-829.
- [10] DAS, M. B., « High frequency network properties of MOS transistor including the substrate resistivity effects », *IEEE Trans. E.D.*, **ED-16**, N° 12 (1969) 1049-1069.
- [11] HASLETT, J. W., TROFIMENKOFF, E. N., « Small signal high frequency equivalent circuit for the Metal-Oxide-Semiconductor Field-Effect Transistors », *Proc. IEEE* **116**, N° 5 (1969) 699-702.
- [12] VASSILIEFF, G., *Modèle du transistor MOS. Influence des variations de la mobilité des porteurs*, Thèse, Université Paul-Sabatier, Toulouse, 1971.
- [13] BELABAS, L., *Propriétés en haute fréquence du transistor MOS à canal vertical*, Thèse, Université Paul-Sabatier, Toulouse, 1983.
- [14] LATRECHE, S., *Le transistor MOS à canal vertical en régime non linéaire d'amplification haute fréquence de puissance*, Thèse, Université Paul-Sabatier, Toulouse, 1985.
- [15] LATRECHE, S., TARDIVO, G., BELABADIA, M., ROSSEL, P., *Modèle mathématique du transistor V.MOS en régimes de commutation et d'amplification haute fréquence de puissance*, Rapport LAAS N° 85112, mai 1985.
- [16] TARDIVO, G., *Conception d'un amplificateur haute fréquence de puissance à transistor MOS*, Rapport LAAS N° 85353, décembre 1985.
- [17] « Solid State Power Circuits », RCA Designer's Handbook, Technical Series SP52, 1971, 430-528.
- [18] ROLLET, J. M., « Stability and Power-Gain Invariants of linear Two ports », *I.R.E. Trans. Circuit Theory* (1962) 29-31.
- [19] VAN DER ZIEL, A., ERO, J. W., « Small signal high frequency Theory of field effect transistor » *IEEE Trans. ED* (1964) 128-135.
- [20] PRONONTARIOS, E. N., WING, O., « Computation of the step response of a general non uniform R.C. distribution network », *IEEE Trans C.T.* **144**, N° 2 (1967) 212-221.
- [21] GAMBOA, M., ROSSEL, P., TRANDUC, H. et PHAN PHAM, T., Le transistor MOS de puissance en régime de saturation : la résistance de saturation et les effets de faible multiplication, *Revue Phys. Appl.* **17** (1982) 65-74.
- [22] ROSSEL, P., GUEGAN, G., MARTINOT, H., « Propriétés en haute fréquence des transistors MOS à canal court. Analyse théorique des propriétés de la zone active », *Revue Phys. Appl.* **14** (1979) 763-773.
- [23] ROSSEL, P., « Méthode de Calcul des Paramètres Haute Fréquence des Transistors MOS en Régime de non-pincement », *Electron. Lett.* **8**, N° 25 (1972) 614-616.
- [24] CHU HAO, CABON TILI, B., CRISTOLOVEANU, S., GHIBAUDO, G., « Experimental determination of short channel MOSFET parameters », *Solid State Electron* **28**, N° 10 (1985) 1025-1030.
- [25] GHIBAUDO, G., An analytical Model of Conductance and Transconductance for Enhanced Mode MOSFET's, *Phys. Status Solidi (a)* **95** (1986) 323.
- [26] SUN, S. C., PLUMMER, J. D., « Electron mobility in inversion and accumulation layers on thermally oxidized silicon surfaces », *IEEE Trans. ED*, **ED 27** (1980) 671-683.
- [27] FUNG, F. F., FOWLER, A. B., « Hot electron effects and saturation velocities in silicon inversion layers », *J.A.P.* **41** (1970) 1825-1831.
- [28] DU PLESSIS, M., « Die ontwerp en realiseren van MOS U.H.F. drywingstransistors », Proefskrif ingedien vir die graad D. Ing in die Fakulteit Ingenieurswes. Universiteit Van Pretoria, April 1984.
- [29] MCGREGOR, P., *Double diffused MOSFET's for C.A.T.V. Amplifiers*, M.A. Sc. Thesis, Toronto, 1982.
- [30] TAYLOR, G. W., « Velocity-Saturated Characteristics of Short Channel MOSFET's », *The Bell System Techn. J.* **63** (1984).
- [31] ROSSEL, P., *Propriétés statiques et dynamiques du transistor MOS*, Thèse, UPS Toulouse 1973.
- [32] GUEGAN, G., *Contribution à l'étude des propriétés dynamiques du transistor Métal-Oxide-Semiconducteur à canal vertical (V.MOS)*, Thèse Doc.-Ing., UPS Toulouse, 1979.

- [33] UEDA, D., TAKAGI, H., KANO, G., A New Vertical Power MOSFET Structure With Extremely Reduced On-Resistance, *IEEE Trans. ED* **ED.32**, N° 1 (1985) 2-6.
- [34] HU, C., *Optimum Design of Power MOSFET's*, *IEEE Trans. ED* **ED.31**, N° 12 (1985) 1693-1700.
- [35] TARDIVO, G., *Le Transistor D.MOS Vertical pour l'amplification de Puissance en Haute Fréquence*, Thèse de 3^e cycle, UPS Toulouse, 14 janv. 1987.
- [36] GAMBOA, M., TRANDUC, H., PHAN PHAM, T., ROSSEL, P., « L.F. Dependence of the Output-Admittance in Short Channel N or P Power MOS Transistors », *IEEE Trans. ED* **29**, N° 5 (1982) 838-841.
- [37] ROSSEL, P., MARTINOT, H., ZAMORANO, M., Propriétés statiques des transistors MOS de puissance à canal vertical : Cas du régime de non-pincement, *Revue Phys. Appl.*, Tome **13**, N° 1 (1978) 1-6.
- [38] GAMBOA, M., SARRABAYROUSE, G., TRANDUC, H., ROSSEL, P., « Influence de la température sur la vitesse limite des porteurs dans un transistor MOS à canal court », *Rev. Phys. Appl.*, **15**, N° 5 (1980) 973-975.
-