Influence des zones d'accès sur la résistance à l'état passant des transistors moyennes tensions VDMOS de puissance

Jean-Louis Sanchez, Henri Tranduc, T. Phan Pham, Mohamed Gharbi, P. Rossel, G. Charitat, B. Vertongen

► To cite this version:

Jean-Louis Sanchez, Henri Tranduc, T. Phan Pham, Mohamed Gharbi, P. Rossel, et al.. Influence des zones d'accès sur la résistance à l'état passant des transistors moyennes tensions VDMOS de puissance. *Revue de Physique Appliquée*, 1985, 20 (11), pp.759-770. 10.1051/rphysap:019850020011075900 . jpa-00245391

HAL Id: jpa-00245391

<https://hal.science/jpa-00245391>

Submitted on 1 Jan 1985

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Classification
Physics Abstracts
65.00 — 72.80

Influence des zones d'accès sur la résistance à l'état passant des transistors moyennes tensions VDMOS de puissance*

J. L. Sanchez, H. Tranduc, T. Phan Pham, M. Gharbi, P. Rossel, G. Charitat et B. Vertongen (*)

Laboratoire d'Automatique et d'Analyse des Systèmes du C.N.R.S.,
7, avenue du Colonel Roche, 31077 Toulouse Cedex, France

(*) La Radiotechnique, Centre Industriel de Caen, BP 6025, 14001 Caen, France

(Reçu le 18 novembre 1983, révisé le 15 mars 1985, accepté le 29 juillet 1985)

Résumé. — Une analyse du comportement de la résistance à l'état passant R_{ON} du transistor DMOS de puissance est proposée. Elle tient compte en particulier de la contribution des zones d'accès au canal de conduction, à savoir le volume du drain peu dopé et la zone d'accumulation sous la grille. Pour ce faire, la dépendance expérimentale de la mobilité des électrons dans la couche accumulée en fonction du champ électrique transversal, est étudiée : le comportement est du type hyperbolique. Les limites théoriques des variations du produit « résistance ON-surface » en fonction de la tension de claquage en sont déduites. Il apparaît que la contribution de la couche accumulée est prépondérante dans le domaine des structures moyennes tensions — 100 à 600 V — où les performances sont directement dépendantes de la densité d'intégration et des paramètres géométriques.

Abstract. — The contribution of the access regions — i.e. the drain drift bulk and the accumulated drain layer under the gate — to the ON resistance of power DMOST is studied in this paper. In particular, we analyse the effect of the reduction of the electron drift mobility in an accumulation layer as a function of the gate voltage. As a result, the theoretical limitations of the ON — state conductance per unit area as a function of the breakdown voltage and the geometrical parameters, are determined. It appears that the weight of the accumulated layer is of the first importance in the medium voltage range (100 V to 600 V).

Introduction.

Le développement technologique des transistors MOS pour les applications dites de puissance a permis la conception de nouveaux types de structures qui sont à la fois capables de supporter des tensions élevées à l'état bloqué et de présenter une faible chute de tension à leurs bornes lorsqu'elles transitent des courants importants à l'état passant. Ces nouvelles structures sont basées sur la technologie du drain épitaxié ; les familles technologiques les plus développées à ce jour sont : i) les transistors élaborés sur les flancs de sillons gravés par attaque anisotrope du silicium (VMOS, UMOS); ii) les transistors à source et drain non coplanaires VDMOS, réalisés par le processus de double diffusion, TMOS, HEXFET, SIPMOS, TRI-MOS... Afin de répondre aux exigences de fonctionnement précédemment énoncées, le facteur de qualité le plus important d'une utilisation en commutation

est : la caractéristique tension de claquage V_{DBR} -résistance à l'état passant R_{ON} .

Nous considérerons dans cet article que la résistance R_{ON} d'un transistor DMOS, schématisée en coupe sur la figure 1, peut être décomposée en trois éléments :

- i) La résistance R_{ch} du canal d'inversion,
- ii) La résistance R_a correspondant à la région d'accès au canal, de la zone du drain épitaxié située sous la grille,
- iii) La résistance R_d dite de *drift* correspondant à la zone de drain épitaxié dans laquelle s'écoulent les porteurs jusqu'au contact même du drain.

Dans une publication antérieure, nous avons proposé un calcul de la résistance du canal et d'une partie de la résistance du volume N^- [1]. Nous avons négligé, dans cette étude, l'effet de la présence de la couche accumulée. Les paramètres d'étude les plus significatifs pris en compte avaient été ceux de la géométrie de la structure. Il avait été montré tout d'abord que le facteur le plus important, pour améliorer les perfor-

(*) Travail soutenu par la D.I.E.L.I.

Fig. 1. — Coupe schématique d'une cellule de transistor DMOS de puissance, localisation des résistances R_{ch} , R_a et R_d .

[Cross-section of the N -channel DMOS transistor elementary cells. Location of the channel resistance R_{ch} , the access resistance R_a and the drift resistance R_d .]

mances des structures basses tensions — claquage inférieur à 100 V — dont la résistance passante est liée essentiellement à la valeur de R_{ch} , est celui de l'accroissement de la densité d'intégration. Pour ce faire, il est nécessaire de choisir judicieusement la configuration géométrique des cellules élémentaires constituant la source du transistor. De plus, les limites asymptotiques — $(R_{ON} \cdot S)^{-1}$ en fonction de la tension de claquage V_{DBR} — des performances des transistors fonctionnant, soit en basses tensions (< 100 V), soit en hautes tensions (> 700 V), ont pu être établies.

L'objet du présent article est de compléter cette analyse en proposant une méthode de calcul de la résistance d'accès R_a qui inclut l'influence de la couche accumulée dont le poids devient important dans le domaine des moyennes tensions (100 à 600 V). Pour y parvenir, il est nécessaire de prendre en compte le mécanisme de conduction dans la zone accumulée. Aussi une étude particulière visant à déterminer l'effet du champ transverse sur la mobilité dans cette zone accumulée sera proposée. Nous préciserons ainsi la limite complète du compromis « résistance à l'état passant-tension de claquage », en utilisant le modèle de la résistance d'accès R_a et les limites asymptotiques basses et hautes tensions publiées antérieurement [1].

1. Le modèle de la résistance de la zone d'accès.

La résistance R_{ON} est définie comme étant le rapport entre tension drain et courant drain lorsque cette tension drain-source V_D tend vers zéro. Comme nous l'avons déjà indiqué, elle se décompose en trois éléments :

i) la résistance R_{ch} du canal d'inversion qui se situe dans la diffusion P sous la grille, ii) la résistance d'accès R_a correspondant à la région d'accès, iii) la résistance R_d dite de *drift* correspondant à la zone de

drain épitaxié dans laquelle les porteurs défocalisent jusqu'au contact de drain.

$$R_{ON} = R_{ch} + R_a + R_d. \quad (1)$$

La localisation de ces zones a pu être précisée par une étude bidimensionnelle — résolution des équations de Laplace, de Poisson et de continuité — par différences finies — dont un exemple de résultat est présenté sur la figure 2.

Dans le cadre de cette étude, nous nous limiterons à l'analyse de la contribution de R_a . Les expressions de R_{ch} et R_d déjà étudiées par ailleurs [1] seront rappelées dans le paragraphe 4.

La résistance d'accès R_a est définie comme étant la résistance qui relie le point A — fin du canal d'inversion sous la grille — au plan BC (Fig. 1), considéré comme étant l'équipotentielle qui délimite la zone de défocalisation des lignes de courant dans le corps du semiconducteur N^- . Sa valeur est contrôlée par deux mécanismes dont les effets répartis sont liés à :

i) la présence de la couche accumulée, induite par la tension grille-source lorsqu'elle est supérieure à la tension drain-source. Cette couche apparaît à la surface de la région semiconductrice N^- qui est recouverte par la grille.

ii) la résistance du volume du matériau N^- situé au dessous de cette couche accumulée, jusqu'à une

Fig. 2. — Chutes de tension dans le semiconducteur d'un transistor MOS haute tension (1/2 cellule). Etude bidimensionnelle des équipotentielles en régime de conduction ($V_G = 10$ V, $V_D = 7$ V).

[Two-dimensional calculation : equipotential plots for half a VDMOS elementary cell with the ON-state conditions : $V_G = 10$ V, $V_D = 7$ V.]

profondeur h_2 équivalente à la profondeur de jonction du caisson de type P .

1.1 LE SCHÉMA À ÉLÉMENTS RÉPARTIS DE LA ZONE D'ACCÈS. — En vue de décrire les propriétés de cette résistance d'accès R_a — lorsque la grille est polarisée positivement par rapport à la source dans le cas du transistor à canal N — nous représentons la zone N^- du semiconducteur correspondant à R_a , par le schéma distribué dans les deux directions x et y (Fig. 3). Selon la direction y , on prend en compte l'effet de modification de la résistance superficielle de la couche accumulée par la tension grille-drain. Entre l'interface Si-SiO_2 et la limite matérialisée par la ligne BC (Fig. 1), on prend en compte l'effet de la résistance volumique du semiconducteur. Dans le cas de faibles tensions drain-source V_D , on considère que le schéma équivalent est celui de la figure 3 qui traduit une représentation bidimensionnelle par une approche deux fois unidimensionnelle, verticale et horizontale.

La figure 4 représente les résistances différentielles dR et dr associées dans une tranche du semiconducteur de largeur dy . En explicitant le courant à partir de la charge totale qN des porteurs dans la zone accumulée, la résistance différentielle dR s'exprime par :

$$\frac{dR}{dy} = \frac{1}{\mu_{acc} \cdot Z \cdot q \cdot N} \quad (2)$$

Fig. 3. — Schéma équivalent de la résistance d'accès R_a .

[Equivalent circuit of the access resistance R_a .]

Fig. 4. — Schéma équivalent d'une tranche différentielle de résistance d'accès R_a .

[Equivalent circuit of an elementary cell of R_a .]

avec

$$qN = -C_{ox} \left[V'_G - \frac{kT}{q} \cdot \text{Ln} \left(1 + \frac{q}{kT} \cdot \frac{V_G'^2}{\phi_B} \right) \right] \quad (3)$$

L'expression de cette charge est obtenue en intégrant l'équation de neutralité dans la tranche différentielle en régime d'accumulation [2]. Rappelons que dans ces relations μ_{acc} représente la mobilité des électrons dans la couche accumulée, Z la largeur totale du canal, V'_G la tension effective appliquée sur la grille, C_{ox} la capacité par unité de surface de la couche d'oxyde de grille, kT/q le potentiel thermodynamique, ϕ_B le potentiel électrostatique du volume N^- égal à $2 \cdot qN_D \cdot \epsilon_{Si} \cdot \epsilon_0 \cdot C_{ox}^{-2}$: $\epsilon_{Si} \cdot \epsilon_0$ représentant la permittivité du silicium et N_D le dopage de la couche N^- .

La résistance dr d'une tranche différentielle dy de volume s'exprime sous la forme :

$$dr = \frac{\rho \cdot h_2}{Z \cdot dy} \quad (4)$$

où ρ représente la résistivité du semiconducteur N^- supposée indépendante des coordonnées (x, y) et h_2 la profondeur de jonction du caisson P .

1.2 EXPRESSION DE LA RÉSISTANCE D'ACCÈS R_a . — En vue de déterminer l'expression de la résistance d'accès R_a lorsque la grille est polarisée positivement par rapport à la source, nous traitons la région d'accès du transistor comme une ligne passive identique à celle représentée sur les figures 3 et 4.

En désignant par $I(y)$ le courant à l'abscisse y et par $dI(y)$ le courant élémentaire circulant dans une résistance dr de volume élémentaire, le comportement d'une telle ligne se traduit par les relations suivantes :

$$d\phi(y) \simeq I(y) \cdot dR$$

$$dI(y) = \frac{\phi(y)}{dr} \quad (5)$$

En tenant compte de la symétrie de la structure représentée sur la figure 1 et en prenant l'origine des y au milieu du segment BC (Fig. 3), la théorie des lignes fournit les expressions du courant et du potentiel :

$$\phi(y) = 2\pi \cdot \cosh(\sqrt{\alpha\beta} \cdot y)$$

$$I(y) = 2\pi \sqrt{\frac{\alpha}{\beta}} \cdot \sinh(\sqrt{\alpha\beta} \cdot y) \quad (6)$$

où π est une constante qui dépend de la valeur du potentiel aux limites :

$$\phi(-l/2) = \phi(l/2) \quad (7)$$

l étant la distance interdiffusion P .

La résistance d'accès est définie par :

$$R_a = \frac{\phi(l/2)}{I(l/2)} \quad (8)$$

Par suite, en explicitant les valeurs de $I(y)$ et de $\phi(y)$, pour une structure de périmètre de canal Z , la résistance R_a s'exprime par :

$$R_a = \frac{2 \cdot h_2}{q \cdot \mu_n \cdot N_D \cdot Z \cdot l} \cdot \lambda \quad (9)$$

où le coefficient λ est défini par :

$$\lambda = \frac{l}{2} \sqrt{\frac{q \mu_n N_D}{\mu_{acc} \cdot C_{ox} \cdot h_2 \cdot f(V_G)}} \times \frac{1}{\tanh \left[\frac{l}{2} \sqrt{\frac{q \mu_n N_D}{\mu_{acc} \cdot C_{ox} \cdot h_2 \cdot f(V_G)}} \right]} \quad (10)$$

avec

$$f(V_G) = V'_G - \frac{kT}{q} \cdot \ln \left(1 + \frac{q}{kT} \cdot \frac{V_G'^2}{\phi_B} \right)$$

μ_n représente la mobilité des porteurs dans le volume du semiconducteur de dopage N_D .

L'expression (9) montre que la résistance R_a peut être considérée comme le produit de la résistance d'un barreau semiconducteur — de section $Z \cdot l/2$, de longueur h_2 et de dopage N_D — par le coefficient λ qui dépend du dopage, des dimensions géométriques, de la tension grille et de la valeur de mobilité μ_{acc} .

Les paramètres de mobilité des électrons dans une couche accumulée sont présentés dans le paragraphe suivant.

2. Mobilité des porteurs dans une couche accumulée. Réduction de mobilité due au champ transversal.

Afin de connaître les paramètres traduisant l'effet de réduction de mobilité due au champ transversal, dans la région accumulée d'un transistor DMOS, nous avons réalisé des structures MOS qui permettent d'étudier le fonctionnement en régime accumulé. De telles structures ainsi que le principe de mesure de mobilité sont décrits en annexe. Nous présentons sur la figure 5 des exemples de variations de mobilité dans cette couche en fonction de la tension effective appliquée sur la grille V'_G .

La courbe 6 représentant l'évolution de l'inverse de μ_{acc} en fonction de V'_G , permet de vérifier que la variation de mobilité des électrons, dans la couche accumulée, en fonction du champ transverse, obéit à une loi expérimentale de forme hyperbolique — pour les valeurs de tension de grille supérieures à 2 volts — identique à celle déjà proposée pour l'inversion [3]; nous l'écrivons par suite sous la forme phénoménologique suivante :

$$\mu_{acc} \left| \begin{array}{l} \mu_{0a} \\ 1 + \frac{V'_G}{A} \\ V'_G > 2 V. \end{array} \right. \quad (11)$$

Fig. 5. — Variation de la mobilité dans la couche accumulée en fonction de la tension effective appliquée sur la grille.

[Experimental variations of the drift mobility in the accumulated layer as a function of the effective gate voltage.]

Fig. 6. — Mise en évidence du mode d'évolution hyperbolique de la mobilité dans la couche accumulée.

N° 4. — $L_{eff} = 11 \mu m$; $A = 11 V$; $\mu_{0a} = 1\,200 \text{ cm}^2/\text{V/s}$

N° 3. — $L_{eff} = 19 \mu m$; $A = 12,2 V$; $\mu_{0a} = 1\,140 \text{ cm}^2/\text{V/s}$

N° 5. — $L_{eff} = 19 \mu m$; $A = 12,8 V$; $\mu_{0a} = 1\,170 \text{ cm}^2/\text{V/s}$

[Comparison of the experimental drift mobility behaviour in an accumulated layer with a hyperbolic law.]

Dans cette relation, μ_{0a} représente la mobilité à champ faible des électrons dans la couche accumulée, Λ un coefficient de réduction de mobilité due au champ transversal et V'_G la tension effective appliquée sur la grille. Les valeurs de μ_{0a} , sont données par extrapolation hyperbolique à $V'_G = 0$, les pentes des droites représentées sur la figure 6 permettent de déduire les valeurs des coefficients Λ correspondants

$$\mu_{0a} \simeq 1\,170 \text{ cm}^2/\text{V}\cdot\text{s}$$

$$\Lambda \simeq 12 \text{ V}.$$

Des études récentes [4] ont fourni des résultats équivalents du point de vue des ordres de grandeur.

3. Evolution de la résistance d'accès en fonction de la tenue en tension. Influence de l'épaisseur d'oxyde.

Les relations liant les paramètres relatifs à la couche épitaxiée, épaisseur, dopage, mobilité dans le volume en fonction de la tension de claquage drain-source V_{DBR} , ont été établies par le passé au Laboratoire [1]. Il a été montré que le couple épaisseur-dopage, permettant de minimiser la résistance volumique du barreau N^- dans la direction verticale, s'exprime par :

$$(H-h_2)_{\text{opt}} = 1,8 \times 10^{-8} V_{\text{DBR}}^{1,2} \text{ (MKSA)} \quad (12)$$

$$N_{\text{D opt}} = 1,94 \times 10^{24} V_{\text{DBR}}^{-1,4} \text{ (MKSA)}. \quad (13)$$

Rappelons également que l'expression de la mobilité μ_n dans le volume peut être représentée par la relation numérique proposée par C. Hu [5] qui relie μ_n à la tension de claquage.

$$\mu_n = 0,07 \cdot V_{\text{DBR}}^{0,1} \text{ (MKSA)}. \quad (14)$$

3.1 EVOLUTION DU COEFFICIENT λ EN FONCTION DE LA TENUE EN TENSION. EXPRESSION ASYMPTOTIQUE. — En introduisant l'expression analytique de la mobilité des électrons dans la couche accumulée, déterminée dans le paragraphe précédent, on obtient pour le coefficient λ (10) :

$$\lambda = \frac{l}{2} \sqrt{\frac{q \cdot N_{\text{D}} \cdot a \cdot (\Lambda + V'_G)}{C_{\text{ox}} \cdot h_2 \cdot \Lambda \cdot V'_G}} \times \frac{1}{\tanh \left[\frac{l}{2} \sqrt{\frac{q \cdot N_{\text{D}} \cdot a \cdot (\Lambda + V'_G)}{C_{\text{ox}} \cdot h_2 \cdot \Lambda \cdot V'_G}} \right]} \quad (15)$$

où a représente le rapport μ_n/μ_{0a} . La mobilité μ_{0a} à champ faible étant du même ordre de grandeur que la mobilité dans le volume, le coefficient a sera pris égal à l'unité. En ce qui concerne le coefficient de réduction de mobilité Λ dans la couche accumulée, nous prendrons $\Lambda = 12 \text{ V}$ pour une épaisseur d'oxyde de grille de $1\,000 \text{ \AA}$.

Compte tenu des relations (13) et (14), la dépendance du coefficient λ en fonction de la tenue en tension est

Fig. 7. — Variation de λ en fonction de la tension de claquage — solution exacte (relation (15)) --- solution asymptotique (relation (16)) $h_2 = 5 \mu\text{m}$, $V'_G = 10 \text{ V}$, $a = 1$, $\Lambda = 12 \text{ V}$, épaisseur d'oxyde $1\,000 \text{ \AA}$.

[Variations of the access resistance coefficient λ as a function of the breakdown voltage. — expression (15) --- asymptotic, expression (16).]

illustrée par la figure 7. Nous distinguons deux domaines de variations :

i) lorsque la tension V_{DBR} est faible, λ tend vers l'expression asymptotique suivante :

$$\lambda_{\text{asym}} = \frac{l}{2} \cdot \sqrt{\frac{q \cdot N_{\text{D}} \cdot (\Lambda + V'_G)}{C_{\text{ox}} \cdot h_2 \cdot \Lambda \cdot V'_G}} \quad (16)$$

ii) pour des tensions de claquage élevées, le coefficient λ tend vers 1.

3.2 EVOLUTION DE LA CONDUCTANCE DE LA ZONE D'ACCÈS EN FONCTION DE LA TENUE EN TENSION. — En nous plaçant dans l'hypothèse d'une structure optimale pour laquelle $Z \cdot l = S$ (Annexe 2), la conductance par unité de surface a pour expression :

$$(R_a S)^{-1} = \frac{q \mu_n N_{\text{D}}}{l \cdot h_2} \cdot \sqrt{\frac{C_{\text{ox}} \cdot h_2 \cdot \Lambda \cdot V'_G}{q N_{\text{D}} (\Lambda + V'_G)}} \times \tanh \left[\frac{l}{2} \sqrt{\frac{q N_{\text{D}} (\Lambda + V'_G)}{C_{\text{ox}} \cdot h_2 \cdot \Lambda \cdot V'_G}} \right] \quad (17)$$

où h_2 représente la profondeur de jonction du caisson P .

Dans la plupart des composants VDMOS réalisés actuellement, cette valeur est comprise entre 3 et 5 μm . La figure 8 représente les courbes $(R_a S)^{-1}$ pour différentes valeurs de l avec une valeur de h_2 fixée à 5 μm , correspondant au cas le plus classique. Les valeurs des autres paramètres sont les suivantes : $a = 1$, $x_0 = 1\,000\text{ \AA}$, $V'_G = 10\text{ V}$ et $A = 12\text{ V}$.

Dans le domaine des moyennes tensions — $V_{\text{DBR}} < 600\text{ V}$ — nous pouvons utiliser la valeur asymptotique de λ , relation (16); l'expression asymptotique de $(R_a S)^{-1}$ devient alors :

$$(R_a S)^{-1} = \frac{q\mu_n N_D}{l \cdot h_2^{1/2}} \sqrt{\frac{C_{ox} \cdot A \cdot V'_G}{qN_D(A + V'_G)}}. \quad (18)$$

Compte tenu des valeurs des paramètres $V'_G = 10\text{ V}$, $A = 12\text{ V}$, $x_0 = 1\,000\text{ \AA}$, ainsi que des relations (13) et (14), on obtient :

$$(R_a S)^{-1} = \frac{1,69}{l \cdot h_2^{1/2}} \cdot V_{\text{DBR}}^{-0,6} (\text{MKSA}). \quad (19)$$

Cette limite asymptotique reportée sur la figure 8 est confondue avec la courbe correspondant à la relation complète (17), dans tout le domaine des moyennes tensions. En tant qu'élément partiel de conclusion, il apparaît que la relation (18) qui traduit la limite de la quantité $(R_a S)^{-1}$, est originale et plus rigoureuse que celles proposées antérieurement. Elle est particulièrement bien adaptée à l'étude de l'influence de l'épaisseur de l'oxyde recouvrant la région intercellulaire sur la résistance d'accès.

3.3 INFLUENCE DE L'ÉPAISSEUR D'OXYDE INTERCELLULAIRE. — Dans le but d'obtenir des temps de commutation faibles, de l'ordre de 5 à 20 ns, les travaux actuels s'orientent vers l'étude de structures VDMOS présentant un oxyde plus épais sur la région d'accès [6, 7] (Fig. 9). Cette configuration permet de minimiser la capacité de réaction grille-drain. Dans ce paragraphe, nous nous proposons d'analyser l'influence de l'augmentation de l'épaisseur d'oxyde sur la valeur de la conductance de la région d'accès. En prenant $Z \cdot l/S = 1$ (Annexe 2) et compte tenu des relations (13) et (14), l'expression asymptotique (18) prend la forme suivante :

$$(R_a S)^{-1} = \frac{39}{l \cdot h_2^{1/2}} \cdot V_{\text{DBR}}^{-0,6} \cdot \sqrt{\frac{C_{ox} \cdot A \cdot V'_G}{(A + V'_G)}} (\text{MKSA}). \quad (20)$$

En prenant comme hypothèse que le coefficient de réduction de mobilité A dans la couche accumulée varie proportionnellement avec l'épaisseur d'oxyde comme c'est le cas pour le régime d'inversion, la valeur de A qui est de 12 V pour une épaisseur d'oxyde de 1 000 $\text{\AA}$, vaudra 60 V pour une épaisseur de 5 000 $\text{\AA}$, et 120 V pour 10 000 $\text{\AA}$.

La figure 10 représente, par exemple, les variations de la conductance par unité de surface $(R_a S)^{-1}$ en

Fig. 8. — Evolution de $(R_a S)^{-1} - V_{\text{DBR}}$ — courbe asymptotique (relation (18)) --- (relation (17)) $h_2 = 5\text{ }\mu\text{m}$, épaisseur d'oxyde 1 000 $\text{\AA}$, $A = 12\text{ V}$, $V'_G = 10\text{ V}$.

[Variations of the access conductance $(R_a S)^{-1}$ as a function of the breakdown voltage, --- expression (17) — asymptotic expression (18).]

Fig. 9. — Coupe schématique d'une structure VDMOS avec deux niveaux d'oxyde de grille.

[Cross-section of a VDMOS transistor with two oxide thickness levels.]

fonction de l'épaisseur d'oxyde x_0 recouvrant la région d'accès, lorsque les autres paramètres sont fixés à des valeurs typiques moyennes : $l = 40\text{ }\mu\text{m}$, $h_2 = 5\text{ }\mu\text{m}$ et $V'_G = 10\text{ V}$. Il apparaît que la conductance de la région d'accès se dégrade notablement lorsque l'épaisseur de la couche d'oxyde augmente.

Fig. 10. — Influence de l'épaisseur d'oxyde intercellulaire sur la conductance par unité de surface de la zone d'accès.

$$V'_G = 10 \text{ V}, \quad l = 40 \text{ } \mu\text{m}, \quad h_2 = 5 \text{ } \mu\text{m}.$$

[Variations of the access conductance as a function of the breakdown voltage with the thickness of the oxide over the accumulation drain region as parameter.]

Cette conductance chute, pour une tension de claquage donnée, d'un facteur voisin de deux entre un oxyde de 1 000 Å et un oxyde de 10 000 Å. Toutefois, et en contre-partie, la diminution corrélative de la capacité grille-drain permet d'obtenir un « gain » en temps de commutation qui pourra s'avérer intéressant pour certaines applications spécifiques. Des exemples de résultats obtenus en commutation sur de telles structures sont proposés par ailleurs [6, 7].

4. Compromis $(R_{ON} \cdot S)^{-1} - V_{DBR}$.

Afin de déterminer, à présent, les limites asymptotiques de la quantité globale $(R_{ON} \cdot S)^{-1}$ en fonction de la tension V_{DBR} dans toute la gamme de tension, nous reportons les limites des trois conductances $(R_{ch} \cdot S)^{-1}$, $(R_d \cdot S)^{-1}$ et $(R_a \cdot S)^{-1}$ qui la composent.

4.1 LA RÉSISTANCE DU CANAL DE CONDUCTION. — L'expression de la résistance du canal R_{ch} est déduite de l'équation du courant d'inversion du transistor MOS. Cette résistance est égale au rapport entre la tension aux bornes du canal de conduction et le courant de drain à faible tension drain. La conductance, par unité de surface correspondante, apparaît comme étant indépendante de la tension de claquage ;

elle vaut [1] :

$$(R_{ch} \cdot S)^{-1} = \mu_0 \cdot \frac{\epsilon_0 \cdot \epsilon_{ox}}{x_0} \times \psi \cdot \frac{V'_G}{V'_G + \psi} (L \cdot l)^{-1} \left(\frac{Z \cdot l}{S} \right) \quad (21)$$

où $\epsilon_0 \cdot \epsilon_{ox}$ représente la permittivité de l'oxyde, x_0 son épaisseur, L la longueur du canal de conduction, Z sa largeur, μ_0 la mobilité à champ faible des électrons dans la couche d'inversion, ψ le potentiel de réduction de mobilité due au champ transversal, V'_G la tension effective de grille.

Les valeurs numériques des paramètres qui y interviennent, sont :

- i) 1 000 Å pour l'épaisseur d'oxyde, ce qui correspond à ce jour à la valeur normalisée réalisée sur les structures de puissance ;
- ii) la tension de grille effective V'_G est normalisée à 10 V ;
- iii) la mobilité μ_0 et le potentiel de réduction de mobilité ψ sont pris égaux à 650 cm²/V/s et 25 V respectivement.

4.2 LA RÉSISTANCE DE VOLUME DU DRAIN PEU DOPÉ.

— En ce qui concerne la résistance de *drift* R_d , nous utiliserons une expression analytique déjà proposée par B. De Moraes [8] dont le calcul est basé sur l'utilisation de la méthode de transformation conforme [9].

$$R_d = \frac{2 \rho}{\pi \cdot Z} \cdot \text{Argsinh} \left\{ \frac{\sinh \left(\frac{\pi(H - h_2)}{l(1 + r/l)} \right)}{\sin \left(\frac{\pi}{2(1 + r/l)} \right)} \right\} \quad (22)$$

qui peut s'écrire sous une forme que l'on identifie à :

$$R_d = \frac{2 \rho(H - h_2)}{Z(l + r)} \cdot \Gamma. \quad (23)$$

Le terme $\frac{2 \rho(H - h_2)}{Z(l + r)}$ correspond à la résistance R_{vol} du barreau semiconducteur de section $Z \frac{(l + r)}{2}$, de longueur $(H - h_2)$ et de résistivité ρ .

Le coefficient Γ qui traduit le phénomène de délocalisation des lignes de courant est donné par la relation suivante :

$$\Gamma = \frac{l}{H - h_2} \cdot \frac{(1 + r/l)}{\pi} \cdot \text{Argsinh} \left\{ \frac{\sinh \left(\frac{\pi(H - h_2)}{l(1 + r/l)} \right)}{\sin \left(\frac{\pi}{2(1 + r/l)} \right)} \right\}. \quad (24)$$

Dans le cas d'une structure optimisée ($Z \cdot l / S = 1$ et $r = l$) compte tenu des expressions (12, 13, 14),

liant respectivement l'épaisseur, le dopage et la mobilité de volume de la couche épitaxiée à la tension de claquage V_{DBR} , nous reportons sur la figure 11 les limites de $(R_d \cdot S)^{-1}$ pour différentes valeurs de l comprises entre 20 et 100 μm . Nous remarquons d'une part, que ces courbes sont situées entre deux limites extrêmes, à savoir :

$$i) (R_d \cdot S)^{-1} = 12 \times 10^{11} V_{DBR}^{-2,5} (\text{MKSA}). \quad (25)$$

Cette limite correspond à la résistance totale du volume — notée R_{vol} — atteinte pour une défocalisation totale des lignes de courant; dans ce cas, Γ est égal à l'unité.

$$ii) (R_d \cdot S)^{-1} = 6 \times 10^{11} V_{DBR}^{-2,5} (\text{MKSA}) = \frac{(R_{vol} \cdot S)^{-1}}{2}. \quad (26)$$

Dans l'hypothèse, $r = l$, cette limite correspond au double de la résistance de volume — R_{vol} — pour laquelle il n'est pas tenu compte de la défocalisation; dans ce cas, Γ est égal à deux.

D'autre part, il apparaît qu'à l'intérieur de ces limites, les courbes $(R_d \cdot S)^{-1}$ tracées pour des valeurs de l comprises entre 20 et 100 μm , sont quasiment confondues. Par suite, la modification des dimensions géométriques apporte assez peu d'amélioration sur la contribution de la résistance R_d .

Fig. 11. — Evolution de $(R_d \cdot S)^{-1} - V_{DBR}$. Limites asymptotiques théoriques.

[Variations of the drift conductance as a function of the breakdown voltage.]

4.3 EVOLUTION DE LA CONDUCTANCE À L'ÉTAT PASSANT EN FONCTION DE LA TENUE EN TENSION. — La composition de ces diverses caractéristiques asymptotiques conduit à définir dans le plan $(R_{ON} \cdot S)^{-1} - V_{DBR}$, les courbes limites théoriques en dessous desquelles se situent les valeurs de la quantité $(R_{ON} \cdot S)^{-1}$ de toutes les structures de transistors MOS (Fig. 12).

Les principaux paramètres sont figés aux meilleures valeurs de μ_0 et ψ que nous avons mesuré sur orientation $\langle 100 \rangle$ par les techniques et méthodes explicitées dans la publication [10] (Tableau I).

Fig. 12. — Etat de l'art $(R_{ON} \cdot S)^{-1} - V_{DBR} - VDMOS$ avec oxyde intercellulaire mince (1 000 Å), $L = 2 \mu\text{m}$, $\psi = 25 \text{ V}$, $\mu_0 = 650 \text{ cm}^2/\text{V/s}$, $V_G = 10 \text{ V}$, $A = 12 \text{ V}$. Théorie : — — —.

Expérience :

- ⊗ SIEMENS BUZ 71
- IR HEXFET
- ▲ RTC TRIMOS
- ⊠ HPWR
- TMOS MOTOROLA
- LAAS Oxyde mince Cr
- TMOS III MOTOROLA

En ce qui concerne les structures expérimentales, l varie de 12,5 μm (dispositifs basses tensions) à 50 μm (dispositifs hautes tensions).

[Variations of the output conductance by unit area as a function of the breakdown voltage, with the inter-cell distance as parameter. Theoretical and experimental results.]

Tableau I. — Valeurs expérimentales des paramètres électriques utilisés dans l'expression de la résistance du canal.

Paramètre	μ_0 (cm ² /V/s)	x_0 (Å)	ψ (V)	A (V)	V'_G (V)	L (μm)
Valeur utilisée	650	1 000	25	12	10	2

Rappelons que, bien entendu, l'étude correspond à des structures idéales optimales [1] en ce qui concerne : i) la forme des cellules — triangles ou carrés ou hexagones — ii) les valeurs du dopage et de l'épaisseur de la couche épitaxiale, iii) les profondeurs de diffusion N et P . Rappelons en particulier que les hypothèses i) d'épaisseur de diffusion P ou P^+ négligeable devant l'épaisseur d'épitaxie N^- , ii) d'un rapport de répétition r/l , égal à l'unité pour les carrés ou les hexagones ou égal à $\sqrt{3}$ pour les triangles — peuvent ne pas être réalisables dans le cas de certaines structures basses tensions fortement densifiées [1].

On notera, par rapport aux résultats des études antérieures [1], d'une part, que la valeur de la résistance d'accès R_a est de première importance dans la contribution à la résistance passante en moyennes tensions et d'autre part, que la limite de la contribution de la résistance R_{ch} est évaluée avec une bien meilleure précision.

4.3.1 Influence de la polarisation de grille. — La figure 13 illustre l'effet d'une modification de la tension effective de grille V'_G ; la limite théorique $(R_{ON\infty} \cdot S)^{-1}$ correspondant à une tension de grille effective tendant vers l'infini, est représentée uniquement à titre indicatif. Cette tension V'_G influe notablement sur la résistance de sortie dans les structures basses ou moyennes tensions, puisque, dans ces cas, elle module fortement les densités de charge dans les zones inversées ou accumulées. En hautes tensions, la valeur de la tension grille a peu d'influence car la résistance est quasiment imposée par le volume N^- du semiconducteur.

4.3.2 Influence du pas de répétition des cellules. — La figure 12 met en évidence l'influence du pas de répétition l sur les performances électriques des structures classiques à épaisseur d'oxyde de grille uniforme :

i) dans le domaine des basses et aussi des moyennes tensions, la densification de la géométrie des cellules permet d'augmenter la conductance totale par unité de surface;

ii) par contre, pour des tensions supérieures à 600 V, la résistance à l'état passant tend vers la résistance de volume et la densification des cellules semble ne pas apporter d'amélioration sur la résistance à l'état passant R_{ON} . Toutefois, des travaux complémentaires ont permis de montrer que le courant maximum transmissible par unité de surface dépend de la densité d'intégration [11] et qu'il existe une taille de cellule optimisée.

Fig. 13. — Conductance par unité de surface en fonction de la tension de claquage, pour différentes valeurs de tension effective de grille V'_G .

$$R_{ch} \begin{cases} \mu_0 = 650 \text{ cm}^2/\text{V/s} \\ \psi = 25 \text{ V} \\ L = 2 \text{ μm} \\ l = 20 \text{ μm} \\ x_0 = 1\,000 \text{ Å} \end{cases}$$

$$R_a \begin{cases} A = 12 \text{ V} \\ x_0 = 1\,000 \text{ Å} \\ a = 1 \end{cases}$$

[Variations of the output conductance by unit area as a function of the breakdown voltage, with the gate voltage as parameter.]

4.3.3 Cas des structures à deux niveaux d'oxyde. — Le cas des structures à deux niveaux d'oxyde, l'un mince sur la couche inversée, l'autre épais sur la couche accumulée, est présenté sur la figure 14. La dégradation qui résulte de la présence de cet oxyde « multi-niveaux » sur la résistance totale bas niveau, par rapport au cas de l'oxyde uniforme, est de l'ordre de 30 % pour un composant optimisé à 400 V, lorsque l'épaisseur d'oxyde sur la zone d'accès passe de 1 000

Fig. 14. — Etat de l'art $(R_{ON} \cdot S)^{-1} - V_{DBR}$, VDMOS avec oxyde intercellulaire épais (10 000 Å), oxyde de grille de 1 000 Å, $V'_G = 10$ V
— Théorie

$$R_{ch} \begin{cases} \mu_0 = 650 \text{ cm}^2/\text{V/s} \\ \psi = 25 \text{ V} \\ L = 2 \text{ } \mu\text{m} \\ x_0 = 1\,000 \text{ Å} \end{cases} \quad R_a \begin{cases} A = 120 \text{ V} \\ x_0 = 10\,000 \text{ Å} \\ a = 1 \end{cases}$$

Expérience :

- YOSHIDA [6]
- ◆ STG MOSFET [7]
- Nos résultats ($r = l = 58 \text{ } \mu\text{m}$, $\rho = 10 \text{ } \Omega \cdot \text{cm}$).

[Variations of the output conductance by unit area as a function of the breakdown voltage, for the VDMOST's with two oxide levels : 1 000 Å and 10 000 Å. Theoretical and experimental results.]

à 10 000 Å. Ceci est dû essentiellement à la diminution du poids de la zone accumulée dans la valeur de la résistance de la zone d'accès.

L'intérêt de ces structures réside dans le fait qu'elles présentent une capacité d'entrée et une capacité de réaction drain-grille réduites sensiblement d'un facteur deux.

4.3.4 *Etat de l'art des performances* ($R_{ON} - V_{DBR}$). — Pour être complet, nous avons comparé les résultats

théoriques aux valeurs expérimentales relevées sur la plupart des structures développées à ce jour par divers laboratoires et qui nous semblent être les plus significatives (Figs. 12, 14). Il apparaît tout d'abord, par comparaison à des résultats publiés antérieurement, que la recherche de nouveaux types de structures et l'optimisation de certaines dimensions géométriques ont permis d'améliorer au cours du temps les performances du transistor MOS de puissance. D'autre part, le gain en basses ou en moyennes tensions est lié essentiellement à l'accroissement de la densité d'intégration ; dans ce cadre, il est certain que des progrès seront réalisés dans le futur grâce à la réduction des géométries.

Conclusion.

Dans cet article, nous avons complété l'étude théorique du compromis $R_{ON} - V_{DBR}$ en introduisant l'effet de la résistance d'accès R_a qui tient compte à la fois de l'effet dû au volume du semiconducteur et de la présence de la couche accumulée sous la grille. Pour calculer avec précision les valeurs de cette contribution, nous avons pris en compte la dépendance expérimentale de la mobilité dans la couche accumulée en fonction du champ transverse. De cette étude, il apparaît que l'influence de la couche accumulée sur la résistance R_a est surtout importante dans le domaine des moyennes tensions. Dans cette gamme de tensions ($V_{DBR} < 600$ V), il a été montré que la diminution des dimensions géométriques entraîne une diminution corrélative de la résistance R_{ON} . D'autre part, la dégradation de la résistance à l'état passant due à la présence d'un oxyde épais sur la zone d'accès, dans les structures à capacité d'entrée réduite, a pu être précisée. Pour des tensions de claquage plus élevées ($V_{DBR} > 600$ V), la résistance R_{ON} est principalement liée à la résistance de volume, et la réduction des dimensions géométriques n'a pas d'effet sur la valeur de la résistance passante. Seules, de nouvelles technologies aptes à diminuer la valeur de cette résistance de volume permettent d'abaisser la valeur de R_{ON} . C'est ainsi que la modulation de la conductivité dans la zone épitaxiée des nouveaux dispositifs appelés COMFET [12] ou GEM ou « redresseur synchrone » [13] permet de réduire la valeur de la résistance à l'état passant d'un facteur de l'ordre de dix, et l'on se retrouve ainsi, en fait, ramené au même cas d'optimisation de la géométrie que pour les dispositifs MOS basse tension. La contrepartie est, dans ce dispositif bipolaire, une dégradation des performances dynamiques — temps de commutation ou fréquence de transition — d'un facteur du même ordre de grandeur.

Annexe 1. — Mesure de la mobilité des porteurs dans la couche accumulée.

Pour déterminer la variation de mobilité des électrons dans une couche accumulée en fonction du champ électrique transverse, on utilise des structures dites

transistor MOS « à accumulation » dont la coupe schématique est représentée sur la figure A.1. Ces dispositifs sont réalisés sur substrat épitaxié N^-P^+ , la source et le drain sont de type N , la conduction s'effectue par porteurs majoritaires. Les dispositifs réalisés ont un dopage N_D de $2 \times 10^{15} \text{ at.cm}^{-3}$, une longueur effective entre source et drain L_{eff} valant soit $7 \mu\text{m}$, soit $11 \mu\text{m}$, soit $19 \mu\text{m}$, une épaisseur d'oxyde de $1\,000 \text{ \AA}$ et une largeur Z de 3 mm .

A.1 PRINCIPE DE LA DÉTERMINATION DE LA MOBILITÉ.

— Le courant de drain I_D est la somme de trois courants : i) un courant de volume noté I_1 qui est le courant du barreau semiconducteur, de section $h \cdot Z$ et de longueur L , situé entre source et drain, ii) le courant I_2 dû aux porteurs majoritaires présents dans la couche accumulée, iii) un courant de fuite noté I_F qui s'écoule entre source et drain à travers le volume du semiconducteur N^- situé sous les jonctions de source et de drain.

La figure A.2 représente un exemple d'une caractéristique $I_D(V_G)$ à faible tension drain-source, obtenue avec ces composants. Sur ce type de courbe, J. S. T. Huang et G. W. Taylor [14] ont montré que la valeur de la tension de grille V_G , qui correspond au changement de pente de la caractéristique $I_D(V_G)$, est égale à la valeur de la tension de bande plate V_{FB} . Pour des tensions de grille supérieures à V_{FB} , il y a création d'une couche accumulée sous la grille; l'expression théorique du courant d'accumulation I_2 correspondant est alors :

$$I_2 = \frac{Z}{L_{eff}} \cdot \mu_{acc} \cdot C_{ox} \cdot \int_0^{V_D} (V'_G - V) \cdot dV \quad (\text{A.1})$$

où C_{ox} est la capacité d'oxyde par unité de surface et où μ_{acc} représente la mobilité des porteurs de la couche accumulée. La tension effective appliquée sur la grille est notée V'_G et se définit :

$$V'_G = V_G - V_{FB}. \quad (\text{A.2})$$

On déduit l'expression de la conductance de drain lorsque la tension drain-source tend vers zéro :

$$\left. \frac{\partial I_D}{\partial V_D} \right|_{V_D \rightarrow 0} = \frac{Z}{L_{eff}} \mu_{acc} \cdot C_{ox} \cdot V'_G \quad (\text{A.3})$$

puis celle de la mobilité :

$$\mu_{acc} = \frac{\left. \frac{\partial I_D}{\partial V_D} \right|_{V_D \rightarrow 0}}{C_{ox} \cdot V'_G} \frac{L_{eff}}{Z} \quad (\text{A.4})$$

qui permet de déterminer la variation de la mobilité dans la couche accumulée en fonction de la tension effective appliquée sur la grille.

A.2 VARIATION EXPÉRIMENTALE DE LA MOBILITÉ μ_{acc} EN FONCTION DE LA TENSION DE GRILLE. — Sur les

Fig. A.1. — Structure de test utilisée pour déterminer la mobilité des électrons dans la couche accumulée.

[Cross-section of an accumulation-mode N -channel MOS transistor.]

Fig. A.2. — Caractéristique $I_D(V_G)$: évolution du courant suivant les trois modes successifs : inversion, dépeuplement, accumulation

$$V_D = 100 \text{ mV} \quad L_{eff} = 11 \mu\text{m} \quad x_0 = 1\,000 \text{ \AA}$$

[Experimental transfer characteristic of an accumulation-mode MOS transistor acting in the three successive modes : inversion, depletion, accumulation.]

caractéristiques expérimentales, on détermine tout d'abord la valeur de V_{FB} — au niveau du changement de pente — la valeur de I_D correspondante est considérée comme l'origine de la caractéristique $I_2(V'_G)$, cette valeur vaut :

$$I_D(V_G = V_{FB}) = I_1 + I_F. \quad (\text{A.5})$$

La caractéristique $I_2(V'_G)$ — courant drain dû à la couche accumulée en fonction de la tension de grille effective — est ensuite déterminée. Elle permet de calculer l'expression $\left. \frac{\partial I_D}{\partial V_D} \right|_{V_D \rightarrow 0}$ pour différentes va-

leurs de V'_G , puis les variations de μ_{acc} en fonction de V'_G . Un exemple obtenu est représenté sur la courbe 5.

Annexe 2. — Considérations sur le rapport périmètre sur surface.

Dans le but d'optimiser les structures, à savoir minimiser la chute de tension à l'état passant, des études récentes [15, 16] ont précisé l'importance de la forme géométrique des cellules élémentaires, constituant la diffusion P . Il a été montré que le rapport périmètre sur surface Z/S intervenant dans les différentes expressions de la conductance par unité de surface est essentiellement fonction de la densité d'intégration atteinte par le processus technologique, de la forme géométrique des cellules élémentaires et de la distance minimale l à respecter entre ces cellules.

D'un point de vue théorique, il a été montré [1] que la quantité Z/S atteint une valeur maximale égale à

l^{-1} . Cette valeur est obtenue quand $r = l$ dans le cas du carré, de l'hexagone et des bandes parallèles, et pour $r = l\sqrt{3}$ dans le cas du triangle. Par suite, les quatre géométries fournissent théoriquement le même optimum pour le rapport périmètre sur surface. Des considérations plus précises, liées aux règles de dessin, montrent cependant que, en pratique, l'optimum théorique ne peut pas être atteint et que le maximum du rapport Z/S se situe à 7 % (triangles), 20 % (hexagones), 25 % (carrés), 50 % (bandes parallèles) au-dessous de la limite théorique l^{-1} . Toutefois, l'avantage d'une des géométries, vis-à-vis d'une autre, est loin d'être évident sur ce seul critère. Ainsi, le triangle est affecté par des effets de « pointe », il est par ailleurs relativement difficile à réaliser. Pour notre part, nous nous cantonnerons par la suite au concept d'optimum théorique et considérerons, artificiellement certes, que le rapport périmètre sur surface atteint la limite l^{-1} .

Bibliographie

- [1] ROSSEL, P., TRANDUC, H., GAMBOA, M., PHAN PHAM, T., Limitation fondamentale dans les transistors MOS de puissance ; le compromis entre la résistance à l'état passant R_{ON} et la tension de claquage V_{DBR} . *Revue Phys. Appl.* **16** (1981) 509-515.
- [2] ROSSEL, P., Propriétés statiques et dynamiques du transistor à effet de champ à grille isolée. Thèse de Doctorat d'Etat, N° 524. Université Paul Sabatier, Toulouse, (1973).
- [3] FU, K. Y., Mobility degradation due to the gate field in the inversion layer of MOSFET'S, *IEEE Electron Device Letters EDL* **3** (1982) 292-293.
- [4] SUN, S. C., Physics and technology of power MOSFETs, Technical Report N° IDEZ 696.1, February, (1982), Stanford Electronics Laboratories.
- [5] HU, C., A parametric study of power MOSFETs, Conf. record : Power Electronics Specialists Conference, San Diego (1979).
- [6] YOSHIDA, I., OKABE, T., IJIMA, T., OHTAKA, S., NAGATA, M., A 1600 V Power MOSFET, with 20 ns Switching Speed, Proc. of the IEDM, Washington, (1983), 92-94.
- [7] UEDA, D., TAKAGI, H., KANO, G., A New vertical double diffused MOSFET. The Self aligned Tera-raced Gate MOSFET, *IEEE Transactions On Electron Devices ED* **31** (1984) 416-420.
- [8] DE MORAES, B., Contribucao de optimisacao de estrutura de transistors MOS de estrutura nao coplanar, Ph. D. Thesis, University of Campinas, Sao Paulo, Brazil, (1982).
- [9] DURAND, E., *Electrostatique*, Tome 2, Les distributions (Masson et Cie, 1966), Chap. 4, pp. 234-267.
- [10] ROSSEL, P., TRANDUC, H., SANCHEZ, J. L. et BELLAOUAR, A., Détermination expérimentale des paramètres des transistors MOS, *Revue Phys. Appl.* **18** (1983) 487-493.
- [11] SANCHEZ, J. L., GHARBI, M., TRANDUC, H. and ROSSEL, P., Quasisaturation Effect in High - Voltage VDMOS Transistors *IEEE Proceedings* **132** (1985) 42-46.
- [12] RUSSEL, J. P., GOODMAN, A. M., GOODMAN, L. A., NEILSON, J., M., The Comfet. A new high conductance MOS Gated device, *IEEE Electron Devices Letters EDL* **4** (1983) 63-65.
- [13] BALIGA, B. J., ADLER, M. S., GRAY, P. V., LOVE, R. P., The Insulated Gate Rectifier (IGR) : A new power device, switching Proc. of the IEDM **82** (1982) 264-267.
- [14] HUANG, J. S. T. and TAYLOR, G. W., Modeling of an ion implanted Silicon gate depletion mode IGFET, *IEEE Transaction on Electron Devices ED-22* (1975) 995-1001.
- [15] HOWER, P. L. and GEISLER, M. J., Comparison of Various Source-Gate Geometries for Power MOSFETs, *IEEE Transactions on Electron Devices ED-28* (1981) 1098-1101.
- [16] BOARD, K., BYRNE, J. and TOWERS, M., The Optimization of ON Resistance In Vertical DMOS Power Devices with Linear and Hexagonal Surfaces Geometries, *IEEE Transactions on Electron Devices ED-31* (1984) 75-80.