Conception avec règles en lambda d'une ROM 4-valuée

D. Etiemble, J. Ehrlich, B. Nateghi, E. Lavelle

► To cite this version:

D. Etiemble, J. Ehrlich, B. Nateghi, E. Lavelle. Conception avec règles en lambda d'une ROM 4-valuée. *Revue de Physique Appliquée*, 1985, 20 (2), pp.71-75. 10.1051/rphysap:0198500200207100 . jpa-00245308

HAL Id: jpa-00245308

<https://hal.science/jpa-00245308>

Submitted on 1 Jan 1985

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Classification
Physics Abstracts
06.50

Conception avec règles en lambda d'une ROM 4-valuée

D. Etiemble (*), J. Ehrlich (*), B. Nateghi (*) et E. Lavelle (**)

(*) Université P. et M. Curie, Paris VI, 75230 Paris Cedex 05, France

(**) SAGEM, Pontoise, France

(Reçu le 16 mai 1984, accepté le 15 novembre 1984)

Résumé. — L'utilisation de ROMS 4-valuées, avec 2 bits par cellule, est une solution intéressante pour diminuer la taille des mémoires à lecture seule (ROM) de grosse capacité. Alors que la publication originale d'Intel ne donnait aucune information sur les tolérances technologiques, nous montrons la « faisabilité » d'une conception avec règles en λ sur le CMP français (Circuit Multi-Projets) d'une ROM 4-valuée que nous comparons avec la ROM binaire de même capacité utilisant les mêmes règles de dessin.

Abstract. — 4-valued ROMS, with 2-bit per cell, are a valuable solution to increase memory density of Read Only Memories. Intel presentation of a 4-valued ROM didn't give details on the technological tolerances that are needed. We show that a 4-valued ROM can be designed with the French MultiProject Circuit (MPC) simplified design rules and large parameter tolerances. We compare it with the corresponding binary ROM using the same design rules.

1. Introduction.

En 1981, Intel a présenté une ROM 4-valuée NMOS utilisée dans les circuits 8087 et IAPX 432 [1]. En 1983, Motorola a annoncé une ROM 4-valuée CMOS [2]. Ceci correspond à un intérêt croissant pour toute solution permettant de diminuer la surface des mémoires mortes (ROM) de grande capacité, utilisée pour le stockage du microcode des circuits VLSI microprogrammés [3], les générateurs de caractères... Bien que la réduction des dimensions au niveau des règles de dessin (progrès dans la photolithographie, dans les procédés de fabrication) soit le facteur principal de progrès dans la densité d'intégration des mémoires, les astuces de circuiterie peuvent aussi donner des résultats significatifs. Le principe de stockage de 2 bits par cellule en est un exemple. Avec les technologies MOS actuelles, utilisant un niveau métallique, le pas de métallisation fixe le facteur de répétition des cellules de la ROM. Dans ce cas, il est possible de placer les transistors de taille différente.

Le principe des ROM 4-valuées peut être résumé ainsi :

Le transistor mémoire peut avoir 1 parmi 4 niveaux d'impédance tel que

$$Z_i \in \{ Z_0, Z_1, Z_2, Z_3 \}$$

et $Z_{i+1} > Z_i$.

Trois transistors de référence ont des impédances r_i telles que

$$r_i \in \{ r_0, r_1, r_2 \}$$

et $Z_i < r_i < Z_{i+1}$ pour $i = 0, 1, 2$.

L'impédance du transistor T est déterminée par comparaison avec l'impédance des trois transistors de référence (Fig. 1).

Il y a une seule comparaison telle que

$$r_i < Z < r_{i+1}.$$

Le tableau I donne la relation entre le transistor mémoire, les sorties X_0, X_1, X_2 des trois comparateurs et les sorties binaires d_0 et d_1 .

Dans cet article, nous montrons que les comparateurs peuvent être conçus avec la technologie utilisée pour le projet CMP français (technologie NMOS L3 du CNET-Meylan), avec les règles de dessin simplifiées en λ du CMP français.

Les notations sont les suivantes :

L_d, W_d : longueur et largeur dessinées

L_e, W_e : longueur et largeur électriques

L_D : diffusion latérale

S : facteur de shrink (réduction d'échelle).

Les relations suivantes sont utilisées :

$$L_e = L_d \times S - 2 L_D \pm \Delta L_e$$

$$W_e = W_d \times S \pm \Delta W_e$$

Fig. 1. — Principe de lecture d'une cellule-mémoire : le transistor T24 sélectionne un point-mémoire (noté array transistor).

[Basic scheme for reading a memory cell (the T₂₄ transistor selects a memory transistor referred to as array transistor).]

Tableau I. — Codage des 4 états d'une cellule-mémoire multivaluée.

[Coding of the 4 values of a multivalued memory cell.]

Transistor	Largeur du transistor	X_0, X_1, X_2			d_1, d_0	
T ₁	W_1	1	1	1	0	0
T ₂	W_2	0	1	1	0	1
T ₃	W_3	0	0	1	1	1
T ₄	W_4	0	0	0	1	0

avec $S = 0,9$

$$\begin{cases} \Delta L_e = 0,1 \mu\text{m} \\ \Delta W_e = 0,2 \mu\text{m} \\ L_D = 0,4 \mu\text{m} \end{cases}$$

2. Conception des comparateurs.

Selon les règles de dessin simplifiées [5], dites règles de Mead et Conway, la dimension de la cellule ROM binaire est $7\lambda \times 7\lambda$, comme le montre la figure 2. La largeur minimum d'un transistor est 2λ .

La largeur maximum est 5λ , différence entre 7λ (pas) et 2λ (distance minimale entre 2 diffusions). Dans une ROM binaire, les transistors ont tous la même largeur. La figure 2 montre l'exemple 4-valoré.

Dans le projet CMP, $\lambda = 2,5 \mu\text{m}$.

Fig. 2. — Dessin de 4 points mémoire voisins présentant les 4 tailles possibles de transistor.

[Lay out of 4 memory cells showing the 4 transistor sizes.]

Le schéma du comparateur est donné figure 3. Il se décompose en plusieurs blocs fonctionnels :

- les circuits de conversion impédance-tension (T₁₇ à T₁₉, T₂₁ à T₂₃). Ils délivrent les tensions V_R correspondant à l'impédance du transistor de référence et V_S correspondant à l'impédance du transistor du plan mémoire;
- un amplificateur différentiel (T₅ à T₉);
- deux circuits suiveurs (T₁₀-T₁₁; T₁₂-T₁₃);
- un amplificateur de sortie (T₁₄-T₁₅).

Il délivre une tension de sortie X_{out} en fonction des tensions de sortie décalées de l'amplificateur différentiel.

L'étude de l'influence de la taille des différents transistors de chaque bloc a été étudiée avec des programmes écrits en Basic sur ordinateur de poche Casio PB-100, puis avec des programmes écrits en langage C sur Mini-6 Bull utilisant les mêmes algorithmes.

Nous avons utilisé les équations du modèle 1 de Spice 2 G (équations de Schichman et Hodges), avec les paramètres de simulation donnés sur le tableau II. Les paramètres technologiques sont ceux fournis pour le projet CMP, avec notamment les valeurs suivantes des tensions de seuil des transistors

$$\begin{aligned} 0,4 \text{ V} &< V_{Te} < 0,9 \text{ V} \\ -2,1 \text{ V} &< V_{Td} < -1 \text{ V} \end{aligned}$$

Avec ce choix, les dimensions des transistors du plan mémoire et des transistors de référence sont données sur le tableau III. Les caractéristiques détaillées des différents blocs des comparateurs, qui expliquent les dimensionnements choisis sont donnés en [6]. Le tableau IV donne les sorties des compa-

Fig. 3. — Schéma électrique d'un comparateur. T_{20} est le transistor *mémoire* sélectionné. T_{16} est l'un des transistors de *référence*.
[Comparator scheme. T_{20} is the selected array transistor. T_{16} is one of the reference transistor.]

Tableau II. — Paramètres électriques du CMP-NMOS.

[Electrical parameters of the French NMOS-MPC.]

- model te nmos level = 1 vto = 0.6 kp = 4.4 e − 5 gamma = 0.32 phi = 0.57 lambda = 0.1
+ pb=0.7 cgso=2.75 e−10 cgdo=2.75 e−10 cgbo=4.8 e−10 rsh=30 cj=1 e−4 is=1 e−14
+ ld=0.4 u
- model td nmos level 1 = 1 vto = − 1 kp = 4.4 e − 5 gamma = 0.32 phi = 0.57 lambda = 0.1
+ pb=0.7 cgso=2.75 e−10 cgdo=2.75 e−10 cgbo=4.8 e−10 rsh=30 cj=1 e−4 is=1 e−14
+ ld=0.4 u

Tableau III. — Dimensionnement des transistors du comparateur.

[Transistor sizes of the comparator.]

Transistors	$\cdot W_d$	L_d
$T_1(T_{20})$	0	2
T_2 "	2	2
T_3 "	3	2
T_4 "	5	2
$T_{R1}(T_{16})$	2	3
T_{R2} "	4	3
T_{R3} "	4	2
T_{17-21}	10	2
T_{19-23}	10	2
T_{18-22}	2	2
T_{7-9}	2	2
T_{6-8}	40	2
T_5	2	2
T_{11-13}	4	2
T_{10-12}	2	2
T_{15}	2	2
T_{14}	10	2

rateurs pour les variations extrêmes des tensions de seuil des transistors.

Des simulations dynamiques correspondant au circuit figure 1 ont été réalisées avec Spice 2 G (en utilisant le modèle 1 avec les paramètres dans le tableau II). Elles donnent le temps de retard entre l'entrée du transistor de sélection et les sorties $d_0 - d_1$, avec les conditions de simulation suivantes :

— les inverseurs et les circuits ont un rapport de géométrie de 4. La charge capacitive des sorties d_0 et d_1 est 0,2 pF;

— le temps de montée sur le transistor de sélection est 80 ns. Elle correspond à la pente du signal à l'extrémité d'une longue ligne de polysilicium.

Sous ces hypothèses, le temps de retard est de 42 ns.

Le tableau V donne les temps de retard pire cas pour différentes valeurs de V_{Td} et V_{Te} . Ce tableau montre que le temps de retard dépend principalement de la tension de seuil du transistor déplété.

3. Implantation CMP.

La ROM 4-valuée a été implantée selon l'organisation 1 K × 8 bits. Pour évaluer la surface de sili-

Tableau IV. — Niveaux électriques de sortie des comparateurs pour différentes tensions du seuil des transistors enrichis et déplétés.

[Comparator outputs levels for different threshold levels of enhancement mode and depletion mode transistors.]

T _R	V _S	V _{R0}	V _{R1}	V _{R2}	X ₀	X ₁	X ₂	d ₁	d ₀
T ₀	3,32	2,28	1,97	1,74	3,82	3,94	3,96	0,11	0,11
T ₁	2,07	"	"	"	0,16	2,84	3,96	0,16	5
T ₂	1,88	"	"	"	0,13	0,36	3,19	5	5
T ₃	1,62	"	"	"	0,13	0,15	0,37	5	0,09
V _{Te} = 0,6					V _{Td} = - 1,4				

T _R	V _S	V _{R0}	V _{R1}	V _{R2}	X ₀	X ₁	X ₂	d ₁	d ₀
T ₀	3,65	2,55	2,21	1,95	3,99	3,99	3,99	0,26	0,26
T ₁	2,32	"	"	"	0,82	2,31	3,31	0,61	5
T ₂	2,11	"	"	"	0,59	1,24	2,38	4,77	5
T ₃	1,82	"	"	"	0,59	0,81	1,14	5	0,21
V _{Te} = 0,9					V _{Td} = - 2,1				

T _R	V _S	V _{R0}	V _{R1}	V _{R2}	X ₀	X ₁	X ₂	d ₁	d ₀
T ₀	2,31	2,00	1,73	1,53	3,52	3,59	3,59	0,07	0,07
T ₁	1,82	"	"	"	0,07	3,34	3,59	0,08	5
T ₂	1,66	"	"	"	0,06	0,18	3,52	5	5
T ₃	1,43	"	"	"	0,06	0,09	0,20	5	0,05
V _{Te} = 0,9					V _{Td} = - 1				

T _R	V _S	V _{R0}	V _{R1}	V _{R2}	X ₀	X ₁	X ₂	d ₁	d ₀
T ₀	3,91	2,69	2,32	2,05	3,78	4,24	4,37	0,21	0,24
T ₁	2,45	"	"	"	0,46	1,61	3,88	0,79	4,99
T ₂	2,22	"	"	"	0,33	0,77	1,80	4,74	4,90
T ₃	1,91	"	"	"	0,32	0,38	0,75	5	0,19
V _{Te} = 0,4					V _{Td} = - 2,1				

T _R	V _S	V _{R0}	V _{R1}	V _{R2}	X ₀	X ₁	X ₂	d ₁	d ₀
T ₀	3,17	2,17	1,88	1,67	3,24	3,77	3,87	0,06	0,07
T ₁	1,98	"	"	"	0,98	3,30	3,85	0,07	5
T ₂	1,80	"	"	"	0,08	0,13	3,81	5	5
T ₃	1,56	"	"	"	0,07	0,07	0,10	5	0,04
V _{Te} = 0,4					V _{Td} = - 1				

cium et les performances dynamiques, nous avons également implanté une ROM binaire 1 K × 8 bits. La ROM binaire a 64 lignes et 16 colonnes. Les blocs fonctionnels sont : le décodeur de lignes, les

circuits de puissance pour l'attaque des lignes en poly, le plan mémoire, le décodeur de colonne et la logique de contrôle des plots de sortie (chip select). La ROM 4-valuée a 4 × 1 K cellules, avec 64 lignes

Tableau V. — *Temps d'accès simulés, évalués pour différentes températures et tension du seuil.*
[Simulated access times, evaluated for different temperatures and threshold levels.]

V_{Te}	V_{Td}	$T = 27\text{ }^{\circ}\text{C}$	$T = 70\text{ }^{\circ}\text{C}$
0,9	− 2,1	45 ns	43 ns
0,9	− 1	55 ns	55 ns
0,6	− 2,1	38 ns	38 ns
0,6	− 1,8	37 ns	40 ns
0,6	− 1,4	42 ns	43 ns
0,6	− 1,2	42 ns	45 ns
0,6	− 1	45 ns	50 ns

et 16 colonnes. Les blocs fonctionnels sont les mêmes que ceux de la ROM binaire, avec en plus 4 fois 3 comparateurs.

3.1 CARACTÉRISTIQUES DYNAMIQUES DE LA ROM BINAIRE. — Les caractéristiques dynamiques de la ROM binaire ont été évaluées en considérant l'effet des différents blocs montrés figure 4. L'effet des longues lignes de polysilicium a été modélisé avec des circuits RC. L'effet résistif des masses réalisées en diffusion a été pris en compte.

Deux simulations ont été réalisées, pour le cas nominal ($V_{Te} = 0,6\text{ V}$; $V_{Td} = -1,4\text{ V}$ et $27\text{ }^{\circ}\text{C}$) et pour le pire cas de vitesse ($V_{Te} = 0,9\text{ V}$; $V_{Td} = -1\text{ V}$ et $70\text{ }^{\circ}\text{C}$).

Pour le cas nominal, le temps de retard mesuré au niveau 1,25 V entre l'entrée de l'adresse et la sortie avec une charge de 10 pF est de 70 ns. Le temps de

Fig. 4. — Schéma synoptique de la mémoire permettant d'évaluer les temps de propagation dans le circuit.
[Simulation scheme to evaluate ROM access time.]

retard dans la longue ligne de poly est environ 15 ns. (Dans le cas 4-valuée, il est moindre avec $4 \times 1\text{ K}$ cellules au lieu de 8.) La pente du signal à l'entrée du transistor de sélection est de 16 ns/V. Les valeurs pire cas sont 88 ns (adresse entrée-sortie) et 16 ns/V (signal d'entrée du transistor de sélection).

Ces valeurs donnent un ordre de grandeur des performances dynamiques, car l'utilisation du modèle 1 de Spice (canaux longs) n'est plus valable avec les longueurs de canaux utilisés ($L_e = 3,7\text{ }\mu\text{m}$ pour $L_d = 2\text{ }\lambda$).

3.2 CARACTÉRISTIQUES DYNAMIQUES DE LA ROM 4-VALUÉE. — Les performances des comparateurs ont été présentés dans le paragraphe précédent.

Pour une ROM binaire $4 \times 1\text{ K}$ cellule, le temps de propagation entrée-sortie est 36 ns et la pente du signal d'entrée du transistor de sélection est 5 ns/V.

3.3 COMPARAISON. — Pour le cas nominal, le temps de propagation total dans la ROM 4-valuée serait inférieur à 78 ns (36 ns + 42 ns). En effet, le comparateur a été stimulé avec l'hypothèse d'un signal d'entrée de 16 ns/V au lieu de 5 ns/V. La valeur 42 ns est donc pessimiste. L'augmentation du temps de propagation est d'environ 12 % (78 ns au lieu de 70).

La taille de la ROM binaire est d'environ $1\,425\text{ }\lambda \times 965\text{ }\lambda$ soit $1,375 \times 10^6\text{ }\lambda^2$.

La taille de la ROM 4-valuée est d'environ $1\,025\text{ }\lambda \times 1\,000\text{ }\lambda$ soit $1,025 \times 10^6\text{ }\lambda^2$.

Le gain de surface est d'environ 25 %.

4. Conclusion.

Nous avons montré qu'une ROM 4-valuée peut être conçue avec la filière CMP (Circuit Multi-Projets) en utilisant des règles de dessin en λ , et en tenant compte des dispersions possibles (tensions de seuil des transistors, dispersions sur les longueurs et largeurs électriques des transistors) avec la technologie utilisée pour le CMP. Nous avons poursuivi ce travail en vérifiant que les comparateurs pouvant être conçus pour d'autres valeurs de V_{Td} , et en utilisant des équations de courant tenant compte des effets de petites géométries des transistors. Cette étude, qui n'a pas été présentée dans cet article, valide la faisabilité d'une ROM 4-valuée avec des règles de conception en λ . La ROM 4-valuée et la ROM binaire sont en cours de fabrication.

Bibliographie

[1] STARK, M., *Two bits per cell ROM*, IEEE Compon Spg 81. Proceedings, Feb. 81, p. 209-212.

[2] DONOGHUE, B., BORMANN, Al. and COSENTINO, S., *Variable geometry packs 2 bits into every ROM cell*. Electronics **24** (1983) 121-123.

[3] SILIO, C. B., *Control store applications for multivalued circuits*, IEEE Compon Fall 82. Proceedings, Sept. 82, p. 148-150.

[4] VLADIMIRESCU, A. and LIU, S., *The simulation of MOS integrated circuits using SPICE 2*, ERL Memo n° ERL M 80/7. University of California Berkeley, Feb. 80.

[5] MEAD, C. and CONWAY, L., *Introduction to VLSI systems* (Adison & Wesley).

[6] LAVELLE, E. and ETIEMBLE, D., *Improved Sense Amplifiers For 4-valued ROMS*, Proc. 1984 International Symposium on Multiple Valued Logic Winnipeg, Canada, May 84. Rapport Recherche Equipe Méthodologie et Architecture des Systèmes Informatiques, Paris 6^e.