Influence des défauts de surface sur le comportement des MESFET GaAs

C. Le Mouellic, S. Mottet, J.-M. Dumas, D. Lecrosnier

► To cite this version:

C. Le Mouellic, S. Mottet, J.-M. Dumas, D. Lecrosnier. Influence des défauts de surface sur le comportement des MESFET GaAs. *Revue de Physique Appliquée*, 1984, 19 (2), pp.149-154. 10.1051/rphysap:01984001902014900 . jpa-00245168

HAL Id: jpa-00245168

<https://hal.science/jpa-00245168>

Submitted on 1 Jan 1984

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Classification
Physics Abstracts
73.00

Influence des défauts de surface sur le comportement des MESFET GaAs

C. Le Mouellic, S. Mottet, J.-M. Dumas et D. Lecrosnier

CNET Lannion B, Division ICM, Département TOH, BP 40, 22301 Lannion Cedex, France

(Reçu le 29 juillet 1983, révisé le 14 octobre, accepté le 21 octobre 1983)

Résumé. — L'étude de la fiabilité de MESFET GaAs passivés avec une couche de silice nous a permis de mettre en évidence un phénomène parasite associé aux dégradations des performances hyperfréquences. Ce phénomène apparaît sur le réseau de caractéristiques $I_{DS}(V_{DS})$ sous la forme d'un coude du courant en régime de saturation. Ce phénomène s'accroît avec le vieillissement du transistor et nous montrons qu'il peut être lié au comportement de la surface de GaAs. Une simulation numérique nous a permis d'interpréter ce phénomène par la présence d'états de surface dans les zones d'accès de ces transistors.

Abstract. — Reliability studies of SiO_2 passivated GaAs MESFET have revealed an anomalous phenomena associated with the degradation of high frequencies performances. This phenomena appears on the current-voltage characteristics which exhibit a « kink » when devices are operating in the saturation region. This kink increases when the devices are submitted to life tests, and we have found it is related to the surface of GaAs. A model is proposed to explain these anomalous $I_{DS}(V_{DS})$ characteristics : it is based on the existence of surface states present between gate and drain and gate and source.

1. Introduction.

Sur des transistors MESFET GaAs passivés avec une couche de silice, nous avons observé une anomalie dans les caractéristiques courant tension $I_{DS}(V_{DS})$. Cette anomalie se traduit par un coude du courant en

Fig. 1. — Caractéristique courant/tension de drain avec le phénomène de coude.

[Drain current/voltage characteristics with the « kink » phenomena.]

régime de saturation ainsi que le montre la figure 1. Tihanyi et Schlotterer [1] ont observé des caractéristiques voisines sur des transistors MOS sur silicium, et l'ont attribué à des effets d'avalanche dans la couche active. De même, sur des MESFETs GaAs, Goronkin et Vaitkus [2] ont tenté d'expliquer cette anomalie en l'associant à une ionisation par impact à l'interface couche active substrat semi-isolant. T. Nozaki *et al.* [3] observent que cette anomalie est considérablement réduite par la présence d'une couche tampon de type n très peu dopée (10^{13} cm^{-3}). Enfin, T. Nozaki *et al.* [4] et W. T. Anderson [5] constatent qu'une couche tampon dopée de type p réduit l'hystérésis des caractéristiques $I_{DS}(V_{DS})$. Nous voyons donc que ces effets ont été jusqu'à présent attribués à l'interface couche active-substrat. Les résultats, que nous présentons ici, mettent plutôt en cause la surface de ces composants.

2. Résultats expérimentaux.

2.1 VIEILLISSEMENT ACCÉLÉRÉ. RÔLE DE LA SURFACE. — Cet essai a été effectué sur des MESFETs faible bruit dont la structure est représentée sur la figure 2. Ces transistors sont passivés à l'aide d'une couche de 2 000 Å de SiO_2 déposée par CVD basse température ($\approx 380^\circ\text{C}$). Pendant le vieillissement, les transistors

Fig. 2. — Structure de MESFET GaAs passivé avec SiO₂.
[Structure of MESFET passivated with SiO₂.]

fonctionnaient dans les conditions suivantes : $V_{DS}=3 \text{ V}$, $I_{DS}=10 \text{ mA}$, température de canal = 160 °C. L'ensemble des résultats apparaît sur la figure 3. On constate qu'après 500 h, les performances hyperfréquences (gain, facteur de bruit mesurés à la fréquence de 11 GHz) se sont notablement dégradées. On observe aussi une augmentation du décrochement sur le réseau $I_{DS}(V_{DS})$ qui correspond à une baisse sensible du courant de saturation pour des tensions V_D inférieures à 2 V. Après avoir enlevé la silice, par étapes successives, avec une solution chimique $\text{FNH}_4 : \text{HF} : \text{H}_2\text{O}$ (6 : 1 : 7) qui n'attaque pas les métallisations, nous avons retrouvé pratiquement les performances hyperfréquences initiales et un réseau de caractéristiques quasi normal. Notons que cette « guérison » n'apparaît que lorsque la dernière couche de silice est enlevée. De plus, il est possible que pendant cette attaque, nous ayons enlevé une couche superficielle de GaAs — cette couche pouvant éventuellement être constituée d'oxyde naturel de GaAs.

Cette expérience de gravure de la couche de passivations montre clairement que la surface de GaAs située entre grille-drain et/ou grille-source joue un rôle important sur l'anomalie que nous avons observée.

2.2 CARACTÉRISATION ÉLECTRIQUE.

2.2.1 Influence de la fréquence de balayage. — Sur la figure 4a nous avons représenté des courbes $I_{DS}(V_{DS})$ pour $V_g = 0$ V et $V_g = -0,5$ V. Ces mesures ont été obtenues avec une vitesse de balayage de V_{DS} lente. On constate alors un décrochement à l'aller et une caractéristique normale au retour, ce qui fait apparaître

$F = 10^4$ Hz

$F = 0,1$ Hz

$F = 0,01$ Hz

Fig. 4. — Caractéristiques courant/tension de drain en fonction de la fréquence de balayage.

[Drain current voltage characteristics versus scan frequency.]

un effet d'hystérésis. A l'aide du montage représenté sur la figure 4 nous avons étudié sur un transistor l'influence de la fréquence de balayage de V_{DS} . Pour les fréquences élevées (10^4 Hz) on peut remarquer un comportement quasi normal du courant de saturation. Pour $F = 0,1$ Hz on observe le phénomène de décrochement et d'hystérésis. Par contre pour un balayage très lent ($0,01$ Hz), le décrochement s'accroît alors que l'hystérésis disparaît. Ces résultats font donc apparaître une dépendance fréquentielle du phénomène. Notons qu'elle a déjà été observée par S. Makram-Eheid *et al.* [6] dans l'étude de la commutation en deux temps et par M. Ozeki *et al.* [7] dans le comportement de la transconductance.

Fig. 5. — a) Caractéristique courant/tension de drain, b) Courant de grille en fonction de la tension de drain.

[a) Drain current/voltage characteristics, b) gate current versus drain voltage.]

2.2.2 Courant de grille. — Sur la figure 5b nous avons porté le courant de fuite de grille en fonction de V_{DS} pour deux valeurs de V_g ($V_g = 0$ V et $-0,5$ V). Lorsque source et drain sont connectés ensemble,

on constate une croissance régulière du courant en fonction de la tension appliquée. Lorsque le transistor est polarisé normalement (source à la masse; $V_{GS} = 0$ V; V_{DS} positif) les caractéristiques sont très différentes. Pour V_D inférieure à la tension de saturation, le courant est identique aux valeurs précédentes, par contre dans la zone de saturation du transistor le courant augmente notablement et pour $V_D \approx 3$ V les caractéristiques mesurées pour $V_g = 0$ V et $V_g = -0,5$ V se croisent. Un tel comportement qui a été observé par R. Yamamoto [7] est jusqu'à présent mal expliqué.

3. Modélisation.

Il est couramment admis que pour GaAs, les états de surface bloquent le niveau de Fermi en milieu de bande interdite ce qui a pour effet de créer une zone de charge d'espace dans les zones d'accès du transistor MESFET [8, 9]. La modélisation numérique que nous avons développée prend en compte des zones de charge d'espace situées entre grille-drain et grille-source. Les équations à résoudre sont :

$\text{div } \varepsilon (\text{grad } \varphi) = q(n - \text{dop})$. Equation de Poisson

$\frac{1}{q} \text{div } (\mathbf{Jn}) = 0$. Equation de conservation du courant

avec $\mathbf{Jn} = \mu_n(nq \text{ grad } \varphi - kT \text{ grad } n)$.

Dans ces expressions, les densités de trous et les termes de génération-recombinaison ont été négligés :

- dop représente la densité locale d'impuretés ionisées.
- μ_n la mobilité dépendante du champ électrique prenant en compte les phénomènes de vitesse limite.
- φ le potentiel et n la densité de porteurs.

En ce qui concerne la densité des charges de surfaces nous avons considéré une très faible couche de matériau (20 Å) dans laquelle sont localisées des charges acceptrices ionisées. Cette densité est le seul paramètre variable de la modélisation.

La simulation porte sur le transistor de la figure 2. Nous avons pris pour la hauteur de barrière Schottky une valeur de 0,8 eV. Les résultats présentés sont donnés pour une tension drain de 2 V (régime saturation).

Sur la figure 6a et b sont représentées respectivement les équipotentielles et la densité de porteurs dans la couche active lorsque la densité de charges de surface est nulle. On remarque la présence de la zone déplétée sous la grille et l'effet d'accumulation et de manque d'électrons dans la zone de pincement. Dans ce cas, le courant calculé I_{DS} est de 70 mA.

La figure 7 montre l'effet de la présence d'une densité $N_s = 10^{12} \text{ cm}^{-2}$ charges en surface. On voit apparaître une zone déplétée dans les zones d'accès du transistor et le courant calculé I_{DS} est de 67 mA.

Fig. 6. — Simulation sans états de surface, a) équipotentielles, b) densité de porteurs.

[Simulation without surface state : a) equipotential lines, b) carriers density.]

Fig. 7. — Simulation avec états de surface, a) équipotentiellles, b) densité de porteurs.

[Simulation with surface states, a) equipotential line, b) carriers density.]

Une simulation faite avec une densité de charges de $2 \times 10^{12} \text{ cm}^{-2}$ a entraîné une baisse du courant de saturation de 15 mA. Ainsi, il apparaît qu'une densité relativement élevée de charges de surface peut conduire à expliquer la variation expérimentale du courant de saturation.

4. Discussion.

D'après la figure 4b, on constate que le régime de saturation du transistor provoque un excès du courant de fuite de grille. Cet excès peut venir d'un courant de trous comme le suggère R. Yamamoto [7]. L'origine de ces trous est encore mal expliquée et nous semble liée aux anomalies de distribution de porteurs et de champ électrique dans la zone de pincement du canal : si on considère cette région en régime de saturation, les électrons sont en vitesse limite ; les trous ne le sont pas. La conservation du courant de trous mène à une forte diminution de la densité de ces porteurs et dans cette région on a $np < n_i^2$. Ceci implique une génération possible de paires électron-trou. Enfin, un effet de multiplication semble également intervenir lorsque la tension drain est élevée ($V_{DS} > 3 \text{ V}$).

Ces trous, ainsi créés, donnent naissance au courant de grille, mais peuvent également être collectés par le champ transverse existant dans les zones d'accès du transistor et se piègent en surface. Ceci provoque alors une réduction de la charge d'espace dans ces régions et donc une augmentation du courant de drain comme le montre la simulation.

La surface de GaAs se comporte donc comme un puits de potentiel pour les trous. Le coude des caractéristiques $I_{DS}(V_{DS})$ apparaît lorsque la densité des trous générés dans le canal est suffisante pour permettre le remplissage de ce puits.

Quant à l'hystérésis, elle est attribuée à la cinétique de réémission des trous piégés en surface. Le remplissage est supposé instantané. Les courbes de la figure 4 peuvent être interprétées de la manière suivante :

- aux fréquences de balayage élevées ($F = 10^4 \text{ Hz}$), les pièges ne peuvent se vider, il n'y a pas de variation de la charge d'espace des zones d'accès du transistor : la caractéristique $I_{DS}(V_{DS})$ ne présente pas d'anomalie ;
- aux fréquences très basses ($F = 0,01 \text{ Hz}$), le dépiégeage est possible, la variation des zones de charge d'espace provoque le coude ;
- aux fréquences intermédiaires ($F \simeq 1 \text{ Hz}$), la réémission des pièges est incomplète et conduit à une hystérésis.

5. Conclusion.

Les résultats présentés dans cette étude mettent en évidence le rôle de la surface de GaAs sur les anomalies (coude et hystérésis) des caractéristiques $I_{DS}(V_{DS})$ de transistor MESFET passivés avec de la silice. Ces anomalies sont associées à la présence de pièges à la surface des zones d'accès des transistors.

Des essais de vieillissement montrent une évolution avec le temps des surfaces ainsi passivées conduisant à une dégradation des performances hyperfréquences.

Bibliographie

- [1] TIHANYI, J., SCHLOTTERER, H., *Influence of the floating substrate potential on the characteristics of ESFI MOS transistors*, *Solid State Electron.* **18** (1975) 309-314.
 - [2] GORONKIN, H., VAITKUS, R. L., *Impact ionization of traps in ion implanted GaAs MESFET's* Inst. Phys. Conf. Ser. N° 63, chapter 6, Int. Symp., GaAs Related Compounds, Japan 1981, p. 287-292.
 - [3] NOZAKI, T., OGAMA, M., TERAOKA, H., WATABANE, W., *Multilayer epitaxial technology for the Schottky-barrier GaAs field-effect transistor*, Inst. Phys. Conf. Ser. N° 24, chapter 2, Gallium Arsenide and Related Compounds, 1974, p. 46-54.
 - [4] NOZAKI, T., OHATA, K., *Sub-micron gate GaAs MESFET's with Ion-implanted channels*, Proceedings of the 8th Conference on Solid State Devices (1976).
 - [5] ANDERSON, JR, W. T., SIMONS, M., KING, E. E., DIE-TRICH, H. B., LAMBERT, R. J., *Reduction of long term transient radiation response in ion implanted GaAs Fets*, *IEEE Trans. Nucl. Sci.*, **NS-29**, N° 6 (1982).
 - [6] MAKRAM-EBEID, S., MITONNEAU, A., LAURENCE, G., *Low Frequency Anomalies in GaAs MESFET Structures*, Semi-insulating III-V, Evian 1982, p. 336-343.
 - [7] OZEKI, M., KODOMA, K., TAKIKAWA, M., SHIBATOMI, A., *Analysis of electrical and optical properties of insulating film GaAs interfaces using MESFET type structures*, *J. Vac. Sci. Techn.* **21** (2) 1982.
 - [8] YAMAMOTO, R., HIGASHISAKA, A., HASEGANA, F., *Light Emission and Burnout characteristics of GaAs Power MESFET's*, *IEEE Trans. Electron. Devices* **ED-25** (1978) 567-573.
 - [9] HARIU, T., *Theoretical calculation of Normally-off GaAs MESFET characteristics including effects of surface depletion layer*, *Japan. J. Appl. Phys.* **21** N° 2 (1982) L77-L79.
 - [10] SPICER, W. E., LINDAU, I., SKEATH, P., SU, C. Y., *J. Vac. Sci. Technol.* **17** (1980) 1019.
-