Phénomène de “ quasi-saturation ” dans les transistors M.O.S.

E. Caquot, G. Guegan, M. Gamboa, Henri Tranduc, P. Rossel

► To cite this version:

E. Caquot, G. Guegan, M. Gamboa, Henri Tranduc, P. Rossel. Phénomène de “ quasi-saturation ” dans les transistors M.O.S.. *Revue de Physique Appliquée*, 1980, 15 (9), pp.1445-1450. 10.1051/rphysap:019800015090144500 . jpa-00244868

HAL Id: jpa-00244868

<https://hal.science/jpa-00244868>

Submitted on 1 Jan 1980

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

Classification
Physics Abstracts
72.20 — 73.00

Phénomène de « quasi-saturation » dans les transistors M.O.S.

E. Caquot (*), G. Guegan, M. Gamboa, H. Tranduc et P. Rossel

Laboratoire d'Automatique et d'Analyse des Systèmes du Centre National de la Recherche Scientifique,
7, avenue du Colonel-Roche, 31400 Toulouse, France

(Reçu le 10 mars 1980, révisé le 22 mai 1980, accepté le 29 mai 1980)

Résumé. — On met en évidence un nouveau type de comportement électrique du transistor M.O.S. à drain peu dopé, qui se traduit principalement par un effet de saturation du courant de drain, aussi bien en fonction de la tension de drain que de la tension de grille. Ce phénomène que nous appelons la *quasi-saturation*, est lié à un effet d'injection de porteurs majoritaires en excès dans le drain. Une analyse simplifiée est proposée pour définir les caractéristiques électriques asymptotiques du transistor M.O.S.

Abstract. — A new electrical behaviour of the M.O.S. transistor, associated with a low doping level in the drain region, is shown to take place. This is the result of a saturation effect of the drain current as a function of both the drain and the gate voltages. The corresponding physical phenomenon is called the *quasi-saturation effect* and is related to an injection of majority carriers into the drain. A simplified analysis is proposed in order to define the asymptotic-electrical-characteristics for the M.O.S. transistor.

Introduction. — Les études des propriétés électriques des transistors M.O.S. classiques à électrodes de source et de drain diffusées ou implantées ont montré que la nature et la configuration du drain n'avaient aucune influence sur les réseaux de caractéristiques courant-tension. Les transistors M.O.S. de nouvelle génération — D-M.O.S., V-M.O.S. — ont un drain moins dopé que la région dans laquelle se forme le canal [1, 2]. L'existence de cette zone peu dopée, dite zone *drift*, se traduit par une dégradation de la résistance de sortie, appelée R_{ON} , définie dans la région ohmique des caractéristiques [3]. En contrepartie, la présence de cette région peu dopée améliore d'une part, la tenue en tension du transistor [4] et d'autre part, la saturation des caractéristiques en régime de pincement [5]. Elle permet également d'éviter le phénomène de perçage [6] entre source et drain.

Le but de cet article est de montrer que l'existence d'un drain peu dopé entraîne, en plus des effets cités ci-dessus, l'apparition à fort niveau de courant d'un nouveau mécanisme que nous appellerons la *quasi-saturation* dans les transistors M.O.S. Ce phénomène constitue une limitation fondamentale à la capacité de transit de courant que possède le transistor M.O.S.

1. Description du phénomène. — Il est admis que le courant de drain I_D d'un transistor M.O.S. classique augmente avec la tension de grille V_G en régime de pincement ou de saturation ($V_D \gg V_G$). La loi de variation du courant en fonction de la tension effective de grille, est de type parabolique dans le cas de transistors à canaux longs, caractérisés par une distance L entre source et drain supérieure à 10 microns environ, et de type linéaire, si le canal est court ($L \ll 10 \mu$) [7]. L'unique limitation en niveau de courant, en dehors de toute considération thermique, est imposée par la valeur maximale de la tension V_G , applicable entre grille et source, que peut supporter l'oxyde de grille avant claquage diélectrique ($V_{Gmax} \simeq 10$ V pour un oxyde de 500 Å).

Le comportement dit *classique* d'un transistor M.O.S. de type N à canal court est illustré par la figure 1 qui représente les réseaux des caractéristiques de transfert $I_D(V_G) | V_D$ (Fig. 1.1) et de sortie $I_D(V_D) | V_G$ (Fig. 1.2) relevées expérimentalement.

Dans le cas de structures présentant une région de drain moins dopée que celle du canal, un nouveau mode d'évolution caractérise les variations du courant drain en fonction des tensions appliquées. La figure 2 représente les réseaux de caractéristiques relevées expérimentalement sur un transistor V-M.O.S. à canal court dont le profil de dopage dans la direction source-drain est de type N^+ (source)-P (région de

(*) Adresse Permanente : C.N.E.T., 4, Chemin des Près, 38240 Meylan, France.

Fig. 1. — Caractéristiques expérimentales statiques d'un transistor V-M.O.S. à canal court, *normal*. 1.1. Caractéristiques de transfert $I_D(V_G) | V_D$. 1.2. Caractéristiques de sortie $I_D(V_D) | V_G$.

[DC experimental characteristics for a short channel *classical* V-M.O.S. 1.1. Transfer characteristics $I_D(V_G) | V_D$. 1.2. Output characteristics $I_D(V_D) | V_G$.]

canal)-N⁻ N⁺ (drain). La coupe de ce composant est représentée sur la figure 3.

Dans le plan $I_D(V_G) | V_D$ (Fig. 2.1), le courant qui présente d'abord un comportement *classique* analogue à l'exemple précédent, tend, au-delà d'une certaine valeur de la tension de grille, vers un palier de saturation, et devient quasiment indépendant des tensions appliquées. Ce phénomène se traduit dans le plan $I_D(V_D) | V_G$ par un tassement des caractéristiques (Fig. 2.2).

De même, la transconductance g_m en régime de pincement (Fig. 4) présente tout d'abord une partie croissante avec la tension de grille, suivie d'un palier de saturation : ces modes d'évolution sont classiques [7, 8] dans un transistor M.O.S. à canal court. Le phénomène de saturation du courant se traduit, au-delà d'une valeur critique V_{GC} de tension grille, par une chute rapide de la transconductance vers une valeur nulle : le transistor M.O.S. ne présente plus aucun effet d'amplification.

Fig. 2. — Caractéristiques expérimentales statiques d'un transistor V-M.O.S. à canal court présentant l'effet de *quasi-saturation*. 2.1. Caractéristiques de transfert $I_D(V_G) | V_D$. 2.2. Caractéristiques de sortie $I_D(V_D) | V_G$.

[DC experimental characteristics for a short channel-low doped drain V-M.O.S. showing the quasi-saturation behaviour. 2.1. Transfer characteristics $I_D(V_G) | V_D$. 2.2. Output characteristics $I_D(V_D) | V_G$.]

Fig. 3. — Coupe du transistor V-M.O.S.
[Cross-section of the V-M.O.S. transistor.]

2. **Interprétation.** — Ces propriétés caractéristiques des structures de type N⁺ PN⁻ N⁺ dans lesquelles la conductivité de la zone N⁻ n'est pas modulée par

Fig. 4. — Variations expérimentales de la transconductance g_m en fonction de la tension de grille V_G sur un transistor V-M.O.S. présentant l'effet de *quasi-saturation* ($V_D = 15$ V).

[Experimental variations of transconductance g_m as a function of gate voltage, measured on a V-M.O.S. transistor affected by the *quasi-saturation* mechanism.]

le mécanisme de l'effet de champ, n'avaient jamais été observées, à notre connaissance : saturation des caractéristiques de transfert et chute rapide de la transconductance. Ce comportement sera par la suite qualifié de *régime de quasi-saturation*.

Il ne doit pas être confondu avec l'effet de la modification des propriétés électriques de la région N^- par l'action électrostatique d'une grille recouvrant cette région. Rappelons que ce dernier effet a été analysé par Rodgers *et al.* [9] pour le D-M.O.S. en utilisant le formalisme classique de deux transistors M.O.S. en configuration cascode, c'est-à-dire le formalisme qui permet de décrire les propriétés des transistors M.O.S. à double grille (tétrodes M.O.S.) [10].

Afin de déterminer les conditions d'existence du régime de quasi-saturation, nous proposerons d'abord une analyse qualitative de la forme et de la nature des charges d'espace apparaissant dans le transistor M.O.S., schématisé sur la figure 5.1, dans le cas d'une hypothèse d'unidimensionnalité dans la direction source-drain. Le profil de dopage est rappelé sur la figure 5.2. Quatre configurations électriques seront envisagées : elles correspondent, pour une tension drain-source donnée, aux régimes de fonctionnement suivants :

- régime bloqué (V_{G1} inférieure à la tension de seuil V_T)
- régime de saturation (V_{G2}, V_{G3})
- régime de quasi-saturation (V_{G4}).

Ces différents points de polarisation sont schématisés sur les réseaux de caractéristiques électriques de la figure 6. Les configurations de charges d'espace et de champs électriques (Fig. 5.3) sont respectivement les suivantes :

- (i) pour la tension de grille V_{G1} , aucun courant ne circule dans le transistor, et deux zones dépeuplées

Fig. 5. — Représentation unidimensionnelle d'une coupe de transistor (Fig. 5.1) du profil de dopage (5.2) et de la répartition du champ électrique (5.3).

[One-dimensional cross-section (Fig. 5.1) of the device-doping profile (Fig. 5.2) and electrical field configuration (Fig. 5.3).]

Fig. 6. — Représentation des points de polarisation dans les plans $I_D(V_D)$ et $I_D(V_G)$; Définition des états ①, ②, ③, ④.

[Bias conditions in the $I_D(V_D)$ and $I_D(V_G)$ diagrams : definition of the states Nos ①, ②, ③, ④.]

existent de part et d'autre de la jonction métallurgique PN^- ;

(ii) pour la tension de grille V_{G2} , le canal de conduction est pincé au droit du drain : le champ électrique, en valeur absolue, croît de la source vers le drain, passe par un maximum à la jonction métallurgique, puis décroît linéairement dans la région de drain dépeuplée, pour atteindre finalement une valeur constante. Dans cette configuration, la densité des porteurs libres injectés est inférieure à celle des impuretés ionisées ; ainsi l'état électrique de la jonction PN^- est analogue à celui d'une diode polarisée en inverse [5]. Par ailleurs, la partie volumique de la zone N^- est considérée comme neutre — champ constant — et agit comme une résistance en série avec le transistor M.O.S. ;

(iii) lorsque la tension de polarisation de grille augmente — $V_G \leq V_{G3}$ —, le transistor est toujours en régime de saturation; la configuration du champ électrique reste qualitativement identique à la précédente. On remarquera en particulier que le champ électrique dans la région quasi neutre augmente, en valeur absolue, avec le courant;

(iv) si la tension grille continue à augmenter (V_{G4}), ce champ électrique atteint la valeur critique E_0 (1 à 3 V par micron) au-delà de laquelle les porteurs libres se déplacent en vitesse limite. Pour pouvoir assurer la continuité du courant entre la zone de canal et la région N^+ , la densité de porteurs libres de la zone N^- se met à croître, l'ensemble des porteurs majoritaires excédentaires depuis le canal de conduction dans la zone N^- de drain. En conséquence, une charge d'espace négative apparaît dans ce drain, le champ électrique est une fonction croissante de la distance, et la majeure partie de la tension appliquée entre les électrodes de drain et de source se trouve soutenue par la région N^- . On se trouve en présence d'un phénomène semblable à l'effet Kirk des transistors bipolaires [11].

3. Formulation du mécanisme de quasi-saturation. — Pour l'approche au premier ordre proposée, basée sur les mécanismes décrits précédemment, nous considérons la structure suivante (Fig. 7) : un transistor M.O.S. à canal court *classique* — sans effet de quasi-saturation — en série avec une résistance R_D qui traduit électriquement l'existence de la région N^- de drain. Le modèle de transistor utilisé est celui mis au point par G. Guegan [7]; sa validité est illustrée par l'exemple de la figure 8, représentative d'un composant à drain hautement dopé.

Fig. 7. — Circuit électrique utilisé pour représenter le transistor M.O.S. à drain peu dopé.

[Equivalent circuit of the M.O.S. transistor with low doped drain.]

Les autres hypothèses simplificatrices sont les suivantes :

(i) la caractéristique vitesse v -champ électrique $E(y)$ peut être décrite dans la zone N^- par une approximation à deux segments :

$$\left. \begin{aligned} v &= \mu_0 \cdot E(y) & \text{si } E(y) < E_0 \\ v &= v_L & \text{si } E(y) \geq E_0 \end{aligned} \right\} \quad (1)$$

où μ_0 est la mobilité à champ faible.

Fig. 8. — Exemple de simulation des caractéristiques de sortie d'un transistor V-M.O.S. à canal court *normal* par le modèle de G. Guegan [7]. — : expérience, - - - : théorie.

[Theoretical modelling of the short-channel *classical* V-M.O.S. by using Guegan's Model.]

(ii) Les effets bidimensionnels dans cette zone ne sont pas pris en compte : la conduction des électrons s'effectue dans une section *équivalente* d'épaisseur constante x_a , en fonction de la coordonnée y [12].

Compte tenu des expressions générales du courant et de la charge :

$$I_D = q \cdot Z \cdot x_a \cdot v \cdot n(y) \quad (2)$$

$$\rho(y) = q[N_D' - n(y)] \quad (3)$$

$$n(y) = N_D' + \hat{n} \quad (4)$$

où Z est la largeur du transistor, n la densité de porteurs libres, et $\hat{n}$, la densité de porteurs majoritaires, en excès, injectés dans la zone N^- , on obtient l'équation différentielle suivante :

$$\frac{dE(y)}{dy} = \frac{q}{\epsilon_0 \epsilon_{si}} \left[N_D' - \frac{I_D}{q \cdot Z \cdot x_a \cdot v} \right] \quad (5)$$

Dans deux cas particuliers, on peut intégrer cette équation [13] :

(i) Lorsque le courant I_D est très inférieur à la quantité $q \cdot N_D' \cdot v_L \cdot Z \cdot x_a$ la région N^- est neutre ($\rho(y) \equiv 0$) sur la majeure partie de sa longueur et la tension qui apparaît aux bornes de cette région N^- , a pour expression :

$$\Delta V = \frac{I_D \cdot L'}{q \cdot Z \cdot x_a \cdot \mu_0 \cdot N_D'} \quad (6)$$

La résistance R_D en série avec le transistor vaut :

$$R_{D1} = \frac{L'}{q \cdot Z \cdot x_a \cdot \mu_0 \cdot N_D'} \quad (7)$$

(ii) Lorsque le courant I_D est supérieur à la quantité $q N_D' v_L Z x_a$, la région N^- n'est plus neutre et les porteurs y transitent à la vitesse limite v_L . Par intégrations successives de l'équation (5), on obtient

respectivement le champ électrique $E(y)$, la tension ΔV qui apparaît aux bornes de cette zone :

$$E(y) - E(0) = \frac{q}{\epsilon_0 \epsilon_{si}} \left[N_D' - \frac{I_D}{q \cdot Z \cdot x_a \cdot v_L} \right] \cdot y \quad (8)$$

$$\Delta V = \frac{L'^2 I_D}{2 \epsilon_0 \epsilon_{si} Z x_a v_L} - \frac{q N_D'}{2 \epsilon_0 \epsilon_{si}} L'^2 - E(0) \cdot L' \quad (9)$$

$E(0)$ étant le champ électrique au droit de la jonction métallurgique. Nous considérons que ce dernier reste proche de la valeur critique E_0 . Par suite, la résistance R_D vaut :

$$R_{D2} = \frac{L'^2}{2 \epsilon_0 \epsilon_{si} \cdot Z \cdot x_a \cdot v_L} - \frac{q N_D'}{2 \epsilon_0 \epsilon_{si}} \frac{L'^2}{I_D} - \frac{E(0) \cdot L'}{I_D} \quad (10)$$

Les expressions (7) et (10) traduisent le comportement asymptotique — I_D tendant vers zéro ou vers l'infini — de la résistance du schéma équivalent de la figure 7. La valeur exacte de cette résistance ne peut être obtenue que par résolution numérique du système d'équations (1, 2, 5).

Toutefois cette approche asymptotique est suffisante pour mettre en évidence que le mécanisme de quasi-saturation est régi par l'analyse proposée.

La figure 9.1 représente le comportement asymptotique du réseau de caractéristiques $I_D(V_D)$ calculé à partir d'une part, du modèle de transistor M.O.S. rappelé précédemment, et d'autre part, des expressions (7) et (10) de la résistance R_D ($L' \simeq 12 \mu$, $N_D' = 10^{15} \text{ cm}^{-3}$, $Z \simeq 3 \text{ cm}$). Il apparaît que les caractéristiques théoriques traduisent correctement les principaux effets observés expérimentalement (Fig. 2.2) : comportement *classique* jusqu'à des tensions de grille de l'ordre de 7 V, puis tassement du réseau de caractéristiques aussi bien en zone ohmique — effet de R_{D1} — qu'en régime de pincement *quasi saturé* — effet de R_{D2} . Corrélativement, dans le plan $I_D(V_G)$, les courbes théoriques (Fig. 9.2) sont d'abord une fonction croissante de la tension de grille, puis saturent à une valeur indépendante de la tension de drain; ce résultat est à rapprocher du comportement expérimental observé (Fig. 2.1).

4. Conclusion. — Nous avons montré qu'il existe un phénomène dit de *quasi-saturation* dans les transistors M.O.S. dans lequel le drain est moins dopé que la région de canal. Cet effet se traduit principalement à fort niveau de tension drain par une saturation du courant de drain aussi bien en fonction de la tension de drain que de la tension de grille. Un ordre de grandeur de la valeur limite, pour les structures prévues pour tenir des tensions de drain de 150 V environ, se situe à 0,4 A par cm de largeur.

L'interprétation que nous avons proposée est basée sur la représentation du composant par un transistor M.O.S. idéal en série avec une résistance. La valeur

Fig. 9. — Calcul théorique des caractéristiques asymptotiques d'un transistor V-M.O.S. à canal court présentant l'effet de quasi-saturation. 9.1. Caractéristiques de sortie $I_D(V_D) | V_G$. 9.2. Caractéristiques de transfert $I_D(V_G) | V_D$.

(Les paramètres de la simulation de la zone drift sont - $L' = 12 \mu$; $N_D' = 10^{15} \text{ cm}^{-3}$; $Z = 3 \text{ cm}$; $\mu_0 = 1500 \text{ cm}^2/\text{V.s}$; $E_0 \simeq 0,66 \text{ V}/\mu$; $E(0) = 2 \text{ V}/\mu$; $V_L = 10^7 \text{ cm/s}$; x_a (zone ohmique) = $4,2 \mu$ et x_a (zone quasi saturée) = $1,5 \mu$. Ces deux valeurs sont déduites d'analyses au 1^{er} ordre de la défocalisation du courant dans le V-M.O.S.). $R_{D1} = 4 \Omega$; $R_{D2} = 150 \Omega - (132,5/I_D)$.

[Theoretical computation of the asymptotic behaviour for a short-channel V-M.O.S. showing the quasi-saturation effect. 9.1. Output characteristics $I_D(V_D) | V_G$. 9.2. Transfer characteristics $I_D(V_G) | V_D$.]

de cette dernière est modulée par la valeur du courant de drain, ce qui est la conséquence d'un effet d'injection de porteurs en excès dans la région de drain. Notre approche a permis de définir la forme asymptotique des caractéristiques électriques dans les plans $I_D(V_D)$ et $I_D(V_G)$.

Actuellement il est difficile de prévoir un moyen pour éliminer ce phénomène qui sera d'autant plus marqué que la structure sera prévue pour tenir des valeurs élevées de tension drain. Ce mécanisme constitue une limite fondamentale à la capacité de transiter du courant, des transistors M.O.S. dits à *haute tension*.

Remerciements. — Les auteurs remercient G. Rey, pour ses conseils et suggestions lors de la formulation du mécanisme de quasi-saturation.

Bibliographie

- [1] SIGG, H. J., VANDELIN, G. D., CAUGE, T. P., KOCIS, J., D-M.O.S. Transistor For Microwave Applications, *I.E.E.E. Trans. Electron Devices* **19** (1972) 45-53.
- [2] OXNER, E., A New Technology Takes On H.F. Power Bipolars, *Microwave Systems News* **6** (1976) 107-110.
- [3] LANE, W. A., SALAMA, C. A. T., DMITREVSKY, S., ON-Resistance of V-V.M.O.S. Power Transistors, *Electron. Lett.* **15** (1979) 601-602.
- [4] TEMPLE, V. A. K., GRAY, P. V., *Theoretical Comparison of D-M.O.S. and V-M.O.S. Structures For Voltage and ON-Resistance* (I.E.D.M., Washington) 1979, 88-92.
- [5] COMBS, S. R., D'AVANZO, D. C., DUTTON, R. W., *Characterization and Modeling of Simultaneously Fabricated D-M.O.S. and V-M.O.S. Transistors* (I.E.D.M., Washington) 1977, 569-572.
- [6] MERCKEL, G., Contribution à l'Analyse Physique du Transistor M.O.S. dans son Evolution vers les Microstructures, Thèse de Doctorat d'Etat, Université Scientifique et Médicale I.N.P. Grenoble, 1979.
- [7] GUEGAN, G., Contribution à l'étude des propriétés dynamiques du transistor Métal-Oxyde-Semiconducteur à canal vertical (V-M.O.S.), Thèse de Docteur Ingénieur, Université Paul Sabatier, n° 663, Toulouse, 1979.
- [8] MERCKEL, G., Une méthode simple de détermination de la vitesse limite des porteurs dans un transistor M.O.S. *Revue Phys. Appl.* **15** (1980) 879-887.
- [9] RODGERS, T. L., ASAI, S., POCHA, M. D., DUTTON, R. W., MEINDL, J. D., An Experimental and Theoretical Analysis of Double-Diffused M.O.S. Transistors, *I.E.E.E. J. Solid-State Circuits* **10** (1975) 322-331.
- [10] ZAMORANO, M., Contribution à l'étude des transistors M.O.S. : Structures à double grille et structures à canal vertical. Thèse de 3^e Cycle, n° 2032, Université Paul Sabatier de Toulouse, 1977.
- [11] SZE, S. M., *Physics of Semiconductor Devices*, Chap. 6-3D (Wiley Interscience) 1969.
- [12] ROSSEL, P., MARTINOT, H., VASSILIEFF, G., An accurate two sections model for M.O.S. transistors in saturation, *Solid State Electron.* **19** (1976) 51-56.
- [13] REY, G., DUPUY, F., BAILBE, J. P., A unified Approach to the base widening mechanisms in Bipolar Transistors, *Solid State Electron.* **18** (1975) 863-866.