Comparaison d'algorithmes de réduction modulaire en HLS sur FPGA

Libey Djath (1) , Timo Zijlstra (2) , Karim Bigou (1) , Arnaud Tisserand (2, 3)

1 Lab-STICC_UBO_CACS_MOCS
2 Lab-STICC_UBS_CACS_MOCS
3 CNRS - Centre National de la Recherche Scientifique

Dans ce travail, nous comparons différents algorithmes de réduction modulaire implantés en synthèse de haut niveau sur FPGA pour des applications de cryptographie asymétrique. Nous étudions comment effectuer les réductions modulaires en fonction des tailles et formes (parti-culières/quelconques) des moduli, du type et du nombre des autres opérations arithmétiques impliquées. Pour cela, nous développons une bibliothèque C, qui sera distribuée sous licence libre, d'arithmétique modulaire pour la cryptographie asymétrique. Mots-clés : arithmétique modulaire, conception en synthèse de haut niveau, exploration d'architectures et d'algorithmes, circuit FPGA.

Mots clés: arithmétique modulaire; conception en synthèse de haut niveau; exploration d’architectures et d’algorithmes; circuit FPGA

Domaines: Arithmétique des ordinateurs; Cryptographie et sécurité [cs.CR]; Micro et nanotechnologies/Microélectronique

Libey Djath, Timo Zijlstra, Karim Bigou, Arnaud Tisserand. Comparaison d'algorithmes de réduction modulaire en HLS sur FPGA. Compas: Conférence d'informatique en Parallélisme, Architecture et Système, Jun 2019, Anglet, France. ⟨hal-02129095⟩