High speed and efficient area optimal ate pairing processor implementation over BN and BLS12 curves on FPGA

Anissa Sghaier , Loubna Ghammam (1) , Sylvain Duquesne (2) , Mohsen Machhout (3) , Hassan Yousif Ahmed , Medien Zeghid (4)

1 Equipe SAFE - Laboratoire GREYC - UMR6072
2 IRMAR - Institut de Recherche Mathématique de Rennes
3 Laboratoire de Microélectronique et Instrumentations [Monastir]
4 Université de Sousse

Domaines: Théorie des nombres [math.NT]; Théorie de l'information et codage [math.IT]; Cryptographie et sécurité [cs.CR]

Anissa Sghaier, Loubna Ghammam, Sylvain Duquesne, Mohsen Machhout, Hassan Yousif Ahmed, et al.. High speed and efficient area optimal ate pairing processor implementation over BN and BLS12 curves on FPGA. Microprocessors and Microsystems: Embedded Hardware Design , 2018, 61, pp.227-241. ⟨10.1016/j.micpro.2018.06.001⟩. ⟨hal-01968174⟩