Simulation logico temporelle de circuits VLSI à l'aide d'un réseau de FPGA

Document type :
Conference papers
Complete list of metadatas

https://hal.archives-ouvertes.fr/hal-01574788
Contributor : Lip6 Publications <>
Submitted on : Wednesday, August 16, 2017 - 3:09:08 PM
Last modification on : Thursday, March 21, 2019 - 1:06:28 PM

Identifiers

  • HAL Id : hal-01574788, version 1

Citation

Laurent Vuillemin, Pirouz Bazargan Sabet. Simulation logico temporelle de circuits VLSI à l'aide d'un réseau de FPGA. Colloque CAO de Circuits Intégrés et Systèmes GDR 732, May 1999, Aix-en-Provence, France. ⟨hal-01574788⟩

Share

Metrics

Record views

58