A Low DDR Bandwidth 100FPS 1080p Video 2D Discrete Wavelet Transform Implementation on FPGA - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2016

A Low DDR Bandwidth 100FPS 1080p Video 2D Discrete Wavelet Transform Implementation on FPGA

Mohammed Shaaban Ibraheem
Syed Zahid Ahmed
  • Fonction : Auteur
  • PersonId : 974691
Khalil Hachicha
  • Fonction : Auteur
  • PersonId : 970180
  • IdRef : 110125401
Patrick Garda
  • Fonction : Auteur
  • PersonId : 862122
Fichier non déposé

Dates et versions

hal-01440500 , version 1 (19-01-2017)

Identifiants

Citer

Mohammed Shaaban Ibraheem, Syed Zahid Ahmed, Khalil Hachicha, Patrick Garda. A Low DDR Bandwidth 100FPS 1080p Video 2D Discrete Wavelet Transform Implementation on FPGA. FPGA '16 Proceedings of the 2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, Feb 2016, Monterey, California, United States. ⟨10.1145/2847263.2847321⟩. ⟨hal-01440500⟩
140 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More