Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes

Pierre Guilloux 1 Arnaud Tisserand 1
1 CAIRN - Energy Efficient Computing ArchItectures with Embedded Reconfigurable Resources
Inria Rennes – Bretagne Atlantique , IRISA-D3 - ARCHITECTURE
Résumé : Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.
Liste complète des métadonnées

https://hal.inria.fr/hal-01346576
Contributeur : Arnaud Tisserand <>
Soumis le : mardi 19 juillet 2016 - 11:40:52
Dernière modification le : mercredi 2 août 2017 - 10:07:09

Licence


Copyright (Tous droits réservés)

Identifiants

  • HAL Id : hal-01346576, version 1

Citation

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes. Colloque du GDR SoC-SiP, Jun 2016, Nantes, France. <https://colloque-socsip.ietr.fr/>. <hal-01346576>

Partager

Métriques

Consultations de
la notice

284

Téléchargements du document

69