High-Speed Design-for-Test Architecture for Asynchronous NoC-based Systems-on-Chip

Xuan-Tu Tran , Yvain Thonnart (1) , Jean Durupt (2) , Vincent Beroulle (3) , Chantal Robach (3)

1 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
2 DSYS - Département Systèmes
3 LCIS - Laboratoire de Conception et d'Intégration des Systèmes

Domaines: Micro et nanotechnologies/Microélectronique

Xuan-Tu Tran, Yvain Thonnart, Jean Durupt, Vincent Beroulle, Chantal Robach. High-Speed Design-for-Test Architecture for Asynchronous NoC-based Systems-on-Chip. IEEE Transactions on Computers, 2008, 10, pp.12. ⟨hal-01105282⟩