Design-for-Test Approach of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application

Xuan-Tu Tran , Yvain Thonnart (1) , Jean Durupt (2) , Vincent Beroulle (3) , Chantal Robach (3)

1 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
2 DSYS - Département Systèmes
3 LCIS - Laboratoire de Conception et d'Intégration des Systèmes

Domaines: Micro et nanotechnologies/Microélectronique

Xuan-Tu Tran, Yvain Thonnart, Jean Durupt, Vincent Beroulle, Chantal Robach. Design-for-Test Approach of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application. IET Computers & Digital Techniques, 2009, 3 (5), pp.487-500. ⟨10.1049/iet-cdt.2008.0072⟩. ⟨hal-01105280⟩