Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2014

Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau

Résumé

Les puces reconfigurables (FPGA) représentent une ressource de calcul flexible et puissante mais encore trop peu utilisées dans cette optique. Les outils permettant une intensification de l’intégration des FPGA dans les flots de calculs actuels ne sont pas matures. C’est pourquoi nous cherchons a donner au domaine les outils nécessaires à sa croissance. En particulier, l’article suivant montre comment nous mettons en place une solution permettant de donner une réponse au problème du changement de contexte dans le domaine matériel. Deux spécificités caractérisent notre solution. D’une part, on a cherché a diminuer le surcoût lié a l’extraction du contexte d’une tâche matérielle. D’autre part, la sélection des points de sauvegarde s’effectue a haut niveau, avant synthèse logique, grâce au logiciel AUGH, et apporte donc certains avantages sur lesquels nous reviendrons.
Fichier principal
Vignette du fichier
jnrdm14.pdf (286.17 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

hal-01089685 , version 1 (02-12-2014)

Licence

CC0 - Transfert dans le Domaine Public

Identifiants

  • HAL Id : hal-01089685 , version 1

Citer

Alban Bourge, Alexandre Ghiti, Olivier Muller, Frédéric Rousseau. Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau. Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM'14), May 2014, Lille, France. pp.4. ⟨hal-01089685⟩

Collections

UGA CNRS TIMA
173 Consultations
210 Téléchargements

Partager

Gmail Facebook X LinkedIn More