Gate-Last Integration on planar FDSOI for low-VTp and low-EOT MOSFETs

S. Morvan (1) , F. Andrieu (2) , Cédric Leroux (3) , X. Garros , M. Cassé (4) , F. Martin , R. Gassilloud , Y. Morand (5) , P. Besson , C. Euvrard , M. Rivoire (6) , A. Seignard , L. Desvoivres , S. Barnola (2) , N. Allouti , U. Weber , P. Baumann (7) , O. Weber , L. Tosti , P. Perreau , F. Ponthenier , G. Ghibaudo (8) , T. Poiroux (2)

1 LGENS - Laboratoire de géologie de l'ENS
2 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
3 IM2NP - Institut des Matériaux, de Microélectronique et des Nanosciences de Provence
4 DCOS - Département Composants Silicium
5 ST-CROLLES - STMicroelectronics [Crolles]
6 LERFoB - Laboratoire d'Etudes des Ressources Forêt-Bois
7 Center for Cognitive Science
8 IMEP-LAHC - Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation

Domaines: Micro et nanotechnologies/Microélectronique

S. Morvan, F. Andrieu, Cédric Leroux, X. Garros, M. Cassé, et al.. Gate-Last Integration on planar FDSOI for low-VTp and low-EOT MOSFETs. INFOS 2013, Jun 2013, Cracow, Poland. pp.6.3. ⟨hal-01074289⟩