Scaling of high-kappa/metal-gate TriGate SOI nanowire transistors down to 10 nm width

R. Coquand (1) , S. Barraud (2) , M. Casse (3) , P. Leroux , C. Vizioz , C. Comboroure , P. Perreau , E. Ernst , M. P. Samson , V. Maffini-Alvaro , C. Tabone (4) , S. Barnola (4) , Daniela Munteanu (5) , G. Ghibaudo (1) , S. Monfray (6) , F. Boeuf , T. Poiroux (4)

1 IMEP-LAHC - Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation
2 LGCIE - Laboratoire de Génie Civil et d'Ingénierie Environnementale
3 DAPNIA - Département d'Astrophysique, de physique des Particules, de physique Nucléaire et de l'Instrumentation Associée
4 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
5 IM2NP - Institut des Matériaux, de Microélectronique et des Nanosciences de Provence
6 ST-CROLLES - STMicroelectronics [Crolles]

Domaines: Micro et nanotechnologies/Microélectronique

R. Coquand, S. Barraud, M. Casse, P. Leroux, C. Vizioz, et al.. Scaling of high-kappa/metal-gate TriGate SOI nanowire transistors down to 10 nm width. Solid-State Electronics, 2013, 88, pp.32-36. ⟨10.1016/j.sse.2013.04.006⟩. ⟨hal-01002171⟩