Unified Power Format 1.0 », ØØÔÔ»»ÛÛÛºº ÐÐÐÖÖºÓÖÖ»» ØØÚÚØØØ×» Ô½½¼½½ÙÔÔ, 2007. ,
The Time Model of Logical Clocks Available in the OMG MARTE Profile, pp.201-227, 2010. ,
DOI : 10.1007/978-1-4419-6400-7_7
Functional Verification of Low Power Designs at RTL, Integrated Circuit and System Design. Power and Timing Modeling , Optimization and Simulation, pp.288-299, 2007. ,
DOI : 10.1007/978-3-540-74442-9_28
Low Power Methodology Manual for System-On-Chip Design, Integrated Circuits and Systems, 1 edn, 2007. ,
Standard for Design and Verification of Low Power Integrated Circuits, IEEE Std, 1801. ,
« Common Power Format Specification 1, 2008. ,
« Le génie logiciel et l'IDM : une approche unificatrice par les modèles, L'ingénierie dirigée par les modèles, 2006. ,
« Enabling Power-Efficient DVFS Operations on Silicon », Circuits and Systems Magazine, pp.1-1, 2010. ,
DOI : 10.1109/mcas.2009.935693