Efficient on-chip communications for data-flow IPs

Abstract : We explain a systematic way of interfacing data-flow hardware accelerators (IP) for their integration in a system on chip. We abstract the communication behaviour of the data flow IP so as to provide basis for an interface generator. We also explain which parameter this interface generator has to take into account. We validate our interface mechanism by a cycle accurate bit accurate simulation of a SoC integrating a data-flow ip.
Type de document :
Communication dans un congrès
Application-Specific Systems, Architectures and Processors, 2004, Galveston, Texas, United States. pp.293- 303, 2004, 〈10.1109/ASAP.2004.1342479〉
Liste complète des métadonnées

Littérature citée [20 références]  Voir  Masquer  Télécharger

https://hal.archives-ouvertes.fr/hal-00399632
Contributeur : Antoine Fraboulet <>
Soumis le : samedi 27 juin 2009 - 10:40:12
Dernière modification le : samedi 27 octobre 2018 - 01:19:56
Document(s) archivé(s) le : mardi 15 juin 2010 - 17:42:33

Fichier

ASAP04.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

Collections

Citation

Antoine Fraboulet, Tanguy Risset. Efficient on-chip communications for data-flow IPs. Application-Specific Systems, Architectures and Processors, 2004, Galveston, Texas, United States. pp.293- 303, 2004, 〈10.1109/ASAP.2004.1342479〉. 〈hal-00399632〉

Partager

Métriques

Consultations de la notice

278

Téléchargements de fichiers

214