Application du recuit simulé pour l'optimisation des Taylor Expansion Diagrams

Jeremie Guillot (1) , Marc Sevaux (2) , Emmanuel Boutillon (1) , Maciej Ciesielski (3)

1 LESTER - Laboratoire d'Electronique des Systèmes TEmps Réel
2 Lab-STICC_UBS_CACS_MOCS
3 Department of Electrical and Computer Engineering [Amherst]

Domaines: Algorithme et structure de données [cs.DS]; Micro et nanotechnologies/Microélectronique

Jeremie Guillot, Marc Sevaux, Emmanuel Boutillon, Maciej Ciesielski. Application du recuit simulé pour l'optimisation des Taylor Expansion Diagrams. MAJECSTIC 2006, Nov 2006, Lorient, France. ⟨hal-00167363⟩