Design and realization of sub-100 nm gate length HEMTs - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2000

Design and realization of sub-100 nm gate length HEMTs

T. Parenty
  • Fonction : Auteur
Institut d’Électronique, de Microélectronique et de Nanotechnologie - UMR 8520
S. Bollaert
J. Mateos-Lopez
  • Fonction : Auteur
A. Cappy

Domaines

Sciences de l'ingénieur [physics]

Collection IEMN  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00157904

Soumis le : mercredi 27 juin 2007-11:37:52

Dernière modification le : mercredi 24 janvier 2024-09:54:18

Fichier non déposé

Dates et versions

hal-00157904 , version 1 (27-06-2007)

Identifiants

  • HAL Id : hal-00157904 , version 1

Citer

T. Parenty, S. Bollaert, J. Mateos-Lopez, A. Cappy. Design and realization of sub-100 nm gate length HEMTs. 10th European Workshop on Heterostructure Technology, heTech'00, Sep 2000, Günzburg, Germany. ⟨hal-00157904⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS UNIV-VALENCIENNES IEMN UNIV-LILLE
17 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More