 |
 |
|
|
| HAL : hal-00640999, version 1 |
| Voir la fiche détaillée |  BibTeX,EndNote,... |
 |
| Symposium en Architecture de Machines (Sympa'14), St Malo : France (2011) |
|
|
|
|
| Sélection d'instructions et ordonnancement parallèle simultanés pour la conception de processeurs spécialisés |
|
|
| Antoine Floch 1François Charot 1 |
|
|
| (10/05/2011) |
|
|
|
| Ce papier présente une méthode basée sur la programmation par contraintes qui résout de manière simultanée la sélection d'instructions et l'ordonnancement parallèle pour des processeurs spécialisés. Cette phase prend en entrée une bibliothèque de motifs, soit générée, soit décrite manuellement par le concepteur. Les résultats expérimentaux montrent une amélioration du temps d'exécution des applications allant jusqu'à un facteur 2 pour un surcoût matériel de 5,45%. Cette méthode est intégrée à un flot de conception mis en œuvre grâce aux techniques avancées du génie logiciel. Ce flot offre au concepteur la possibilité de décrire à haut niveau les instructions spécialisées et s'appuie sur les outils de synthèse pour en déterminer la latence. |
|
|
|
|
|
|
|
|
|
|
|
| 1 : | CAIRN (INRIA - IRISA) |
|
|
|
INRIA – CNRS : UMR6074 – École normale supérieure de Cachan - ENS Cachan – Institut National des Sciences Appliquées (INSA) - Rennes – Université de Rennes 1 |
|
|
|
|
|
|
|
|
|
| Domaine | : | Informatique/Architecture |
|
|
| Liste des fichiers attachés à ce document : | |||||
|
|||||
|
|
|
| hal-00640999, version 1 | |
| http://hal.inria.fr/hal-00640999 | |
| oai:hal.inria.fr:hal-00640999 | |
| Contributeur : François Charot | |
| Soumis le : Lundi 14 Novembre 2011, 15:57:42 | |
| Dernière modification le : Lundi 14 Novembre 2011, 16:55:39 | |
