.:. Listes > Par auteur > Tovinakere Dwarakanath .:.

2 documents classés par : Date Titre Nom du premier auteur Type de documents Date de dépôt

A semiempirical model for wakeup time estimation in power-gated logic clusters Tovinakere Dwarakanath V., Sentieys O., Derrien S. The 49th Annual Design Automation Conference 2012, DAC '12, San Francisco, CA, USA, June 3-7, 2012, États-Unis (2012) [hal-00752606 - version 1]

Wakeup Time and Wakeup Energy Estimation in Power-Gated Logic Clusters Tovinakere Dwarakanath V., Sentieys O., Derrien S. 24th International Conference on VLSI Design, Inde (2011) [inria-00554470 - version 1]